Bộ phát xạ điện trở tấm cao
Mục lục
Câu trả lời nhanh: Các bộ phát có điện trở tấm cao thường được cho là sẽ nâng cao hiệu suất pin, vì mức pha tạp nhẹ hơn làm giảm tái hợp trong bộ phát và cho nhiều ánh sáng bước sóng ngắn hơn đi qua để được chuyển đổi. Giả định này chỉ đúng một phần. Việc tăng điện trở tấm của bộ phát thực sự làm giảm tái hợp, nhưng nó cũng làm tăng điện trở tiếp xúc giữa bộ phát và các ngón tay bạc in lưới, đồng thời thu hẹp cửa sổ quy trình cho quá trình nung. Vượt qua một điểm nhất định, hai hiệu ứng này triệt tiêu lẫn nhau và để đạt được lợi ích thêm cần tạo tiếp xúc tốt hơn thay vì pha tạp nhẹ hơn. Đây là lý do tại sao các bộ phát có điện trở tấm cao đã đi vào sản xuất song hành với những tiến bộ trong công thức hồ bạc và biên dạng nung, chứ không phải chỉ nhờ chính chúng. Trên một dây chuyền TOPCon, bộ phát tương tác với tiếp xúc thụ động mặt sau, nên giá trị tối ưu được xác định bởi cả hai phía cùng lúc.
Sản xuất mô-đun PV · bởi Jerry, Ooitech
Giới thiệu sản phẩm
Mọi người trong ngành PV đều coi đó là điều hiển nhiên: đẩy điện trở tấm emitter (Rsheet) lên cao sẽ mang lại Voc cao hơn, nhưng bạn phải trả giá bằng fill factor sụp đổ. Vậy câu hỏi đầu tiên rất đơn giản. Lần này điện trở tấm cao có thực sự phá hỏng FF không?
Hãy nhìn vào biểu đồ hộp trong hình a đến d. Dữ liệu có chút phản trực giác.
Single poly-Si Rsheet cao so với single poly-Si Rsheet thấp: Jsc hầu như không thay đổi, ΔJsc gần bằng 0. Voc tăng lên một chút. Và FF, thay vì giảm, lại thực sự tăng nhẹ.
Double poly-Si Rsheet cao là gói đầy đủ. So với đường cơ sở single poly-Si Rsheet thấp, Jsc tăng khoảng 0,12 mA/cm², Voc tăng khoảng 2 mV, và FF được kéo lên khoảng 0,4%.
Điểm mấu chốt: emitter điện trở tấm cao không mang lại hình phạt vận chuyển mà mọi người lo sợ. Thông qua tối ưu hóa cấu trúc, nó nâng toàn bộ tập hợp các thông số điện lên thay vì làm giảm.
Thông số kỹ thuật
Từ "lớp chết" đến lưới mịn: ca phẫu thuật chính xác
Hình e và f tiết lộ vật lý đằng sau nó.
Đầu tiên, loại bỏ lớp chết và tăng gấp đôi thời gian sống. Hồ sơ ECV (điện dung-điện áp điện hóa) trong hình e cho thấy nồng độ boron bề mặt của emitter Rsheet cao (đường cong đỏ) nằm thấp hơn đáng kể so với emitter Rsheet thấp (đường cong xanh). Điều đó có nghĩa là "lớp chết" bề mặt, vùng mạng tinh thể bị hư hại do pha tạp nặng, trở nên mỏng hơn.
Điều này thể hiện ở thời gian sống hạt tải thiểu số hiệu dụng trong hình f. Mẫu Rsheet thấp chỉ đạt 0,70 ms ở mức tiêm 10^15 cm^-3, trong khi mẫu Rsheet cao nhảy thẳng lên 1,12 ms. Thời gian sống hạt tải thiểu số dài hơn kéo mật độ dòng tái hợp J0 xuống (xem hình g), tạo nền tảng vững chắc cho mức tăng Voc.
| Thông số | Emitter Rsheet thấp | Emitter Rsheet cao |
|---|---|---|
| Thời gian sống hạt tải thiểu số (ở 10^15 cm^-3) | 0,70 ms | 1,12 ms |
| Bước đường lưới | 1120 μm | 825 μm |
| Chiều rộng đường lưới | 20 μm | 10 μm |
| J0 (double poly-Si) | cao hơn | ~5 fA/cm² |
| Điện trở tiếp xúc ρc (double poly-Si) | — | ~2-3 mΩ·cm² |
Chỉ điện trở tấm cao là không đủ, bạn vẫn phải sửa vận chuyển ngang. So sánh ảnh hiển vi trong hình i. Emitter R thấp có bước lưới 1120 μm và chiều rộng đường 20 μm. Emitter R cao thu hẹp bước xuống 825 μm và giảm chiều rộng đường xuống 10 μm. Đó là bản chất của việc thiết kế lại lưới: vì điện trở emitter tăng lên, hãy làm lưới dày hơn và mịn hơn để thêm nhiều đường dẫn điện, trong khi các ngón tay mỏng hơn cắt giảm diện tích che bóng. Thiết kế mịn này không chỉ bù đắp tổn thất từ điện trở tấm cao mà còn cải thiện khả năng thu quang.
Ưu Điểm Kỹ Thuật
Sự đánh đổi sâu sắc giữa các thông số điện
Hình g và h đề cập đến hai thông số mà kỹ sư dây chuyền quan tâm nhất.
Mật độ dòng tái hợp (J0): double poly-Si Rsheet cao (chấm đỏ) có J0 thấp nhất, khoảng 5 fA/cm², thấp hơn đáng kể so với các nhóm khác. Điều này cho thấy cấu trúc double poly-Si ngăn chặn hiệu quả sự khuếch tán tạp chất kim loại và bảo vệ thụ động hóa giao diện.
Điện trở tiếp xúc (ρc): emitter điện trở tấm cao thường làm tăng điện trở tiếp xúc. Nhưng trong hình h, double poly-Si Rsheet cao (chấm đỏ) vẫn giữ ρc ở mức thấp, khoảng 2-3 mΩ·cm². Thông qua kim loại hóa được tối ưu hóa (ví dụ LECO hoặc gia nhiệt Joule nano giây), emitter điện trở tấm cao vẫn có thể tạo tiếp xúc ohmic tốt, và không có thảm họa FF "điện trở cao gặp điện trở cao".
Ứng dụng sản phẩm
Ba con số khó cho dây chuyền sản xuất
Tổng hợp mô phỏng và dữ liệu đo được trong hình j đến l, đây là một vài điểm hạ cánh cho PE (kỹ sư quy trình) và PD (nhà phát triển sản phẩm).
Một mốc neo mới cho điện trở tấm: 100-200 Ω/□ truyền thống có thể không phải là tối ưu. Dữ liệu gợi ý đẩy lên khoảng 430 Ω/□ (đường cong đỏ trong hình e) mang lại lợi ích thời gian sống và Voc tốt nhất. Nhưng nó cần độ đồng đều lò ống xuất sắc, nếu không hiệu ứng cạnh sẽ bùng nổ.
Đánh đổi thiết kế lưới: giảm chiều rộng đường từ 20 μm xuống 10 μm đặt ra yêu cầu rất lớn về độ chính xác căn chỉnh in lụa và lưu biến học của hồ bạc. Bề mặt mô phỏng trong hình k cho thấy vùng khớp tối ưu giữa bước lưới và điện trở tấm emitter, và việc thu hẹp ngón tay một cách mù quáng sẽ khiến điện trở nối tiếp tăng vọt.
"Áo giáp vô hình" của double poly: đường cong mật độ dòng-điện áp (JV) trong hình l cho thấy đường cong double poly-Si Rsheet cao là đầy đủ nhất, không có khúc khuỷu rõ ràng. Điều đó chứng minh cấu trúc hai lớp hoạt động hiệu quả trong việc ngăn chặn rò rỉ ký sinh, vì vậy Voc cao thực sự chuyển thành PCE cao.
Liên hệ và Thảo luận
Một viên gạch ném cho đồng nghiệp
Chúng ta theo đuổi điện trở tấm cao trên bề mặt trước (để có Voc) và lưới mịn (để giữ FF), và double poly trên bề mặt sau (để ngăn chặn sự xâm nhập của Ag và nâng cao tính hai mặt). Khi bạn xếp chồng tổ hợp "cả hai mặt đến cực đoan" này, cửa sổ quy trình trở nên rất chật hẹp.
Khuếch tán boron điện trở cao trên mặt trước đặt ra yêu cầu cực cao đối với làm sạch PSG và độ đồng đều lắng đọng nguồn boron. Double poly mặt sau cần độ chính xác tương đương trong lắng đọng CVD và khắc laser.
Đây là câu hỏi thực sự. Khi hiệu suất pin tiến gần đến giới hạn lý thuyết 26,7%, liệu chúng ta có nên dành nhiều năng lượng hơn cho kiểm soát vi mô độ đồng đều của thiết bị (trường nhiệt lò ống cho khuếch tán boron, độ phẳng của bệ tải CVD) thay vì liên tục chồng thêm các bước quy trình mới? Đối với những bạn đang miệt mài trên dây chuyền, bạn nghĩ đâu là nút thắt lớn nhất cản trở sản xuất khối lượng lớn emitter Rsheet cao cộng double poly, năng lực thiết bị hay tư duy tích hợp quy trình?
Quan điểm của Ooitech
Thành thật mà nói, câu chuyện ở đây không hẳn là về một bước quy trình mới mà là về việc cửa sổ trở nên hẹp đến mức nào khi bạn ép cả hai bề mặt cùng lúc. Một ngón tay 10 μm trên bộ phát xạ 430 Ω/□ sống hay chết phụ thuộc vào căn chỉnh in và độ đồng đều của lò, vì vậy cuộc chiến thực sự chuyển từ "công thức nào" sang "phần cứng của tôi có thể lặp lại đến mức nào." Trên dây chuyền module, logic tương tự cũng cắn ở khâu nối chuỗi và kết nối, nơi những ngón tay mảnh, dễ vỡ trừng phạt việc xử lý cẩu thả. Đáng để đăng ký kênh YouTube Ooitech (www.youtube.com/ooitech) nếu bạn muốn xem nỗi ám ảnh về độ đồng đều này diễn ra thế nào trên sàn.
