Giới thiệu sản phẩm

Mọi người trong ngành PV đều coi đó là điều hiển nhiên: tăng điện trở tấm phát (Rsheet) giúp bạn có Voc cao hơn, nhưng bạn phải trả giá bằng hệ số lấp đầy giảm mạnh. Vì vậy, câu hỏi đầu tiên rất đơn giản. Lần này, điện trở tấm cao có thực sự phá vỡ FF không?

Nhìn vào biểu đồ hộp trong các hình a đến d. Dữ liệu hơi phản trực giác.

Poly-Si đơn Rsheet cao so với poly-Si đơn Rsheet thấp: Jsc hầu như không thay đổi, ΔJsc gần bằng 0. Voc tăng nhẹ. Và FF, thay vì giảm, lại tăng nhẹ.

Poly-Si kép Rsheet cao là gói hoàn chỉnh. So với đường cơ sở poly-Si đơn Rsheet thấp, Jsc tăng khoảng 0,12 mA/cm², Voc tăng khoảng 2 mV, và FF được kéo lên khoảng 0,4%.

Kết luận: bộ phát điện trở tấm cao không mang lại hình phạt vận chuyển mà mọi người lo sợ. Thông qua tối ưu hóa cấu trúc, nó đã nâng toàn bộ tập hợp các thông số điện lên thay thế.

Thông số kỹ thuật

Từ "lớp chết" đến lưới điện mịn: phẫu thuật chính xác

Các hình e và f tiết lộ vật lý đằng sau nó.

Đầu tiên, loại bỏ lớp chết và tăng gấp đôi thời gian sống. Hồ sơ ECV (điện dung-điện thế điện hóa) trong hình e cho thấy nồng độ boron bề mặt của bộ phát Rsheet cao (đường cong đỏ) nằm thấp hơn nhiều so với bộ phát Rsheet thấp (đường cong xanh). Điều đó có nghĩa là "lớp chết" bề mặt, vùng bị hư hại mạng tinh thể do pha tạp nặng, trở nên mỏng hơn.

Điều này thể hiện trong thời gian sống của hạt tải thiểu số hiệu dụng trong hình f. Mẫu low-Rsheet chỉ đạt 0,70 ms ở mức tiêm 10^15 cm^-3, trong khi mẫu high-Rsheet tăng ngay lên 1,12 ms. Thời gian sống của hạt tải thiểu số dài hơn kéo mật độ dòng tái hợp J0 xuống (xem hình g), tạo nền tảng vững chắc cho việc tăng Voc.

Chỉ có điện trở tấm cao thôi chưa đủ, bạn vẫn phải khắc phục vấn đề vận chuyển ngang. So sánh các ảnh hiển vi trong hình i. Emitter low-R có khoảng cách lưới 1120 μm và chiều rộng đường 20 μm. Emitter high-R thu hẹp khoảng cách xuống 825 μm và giảm chiều rộng đường xuống 10 μm. Đó là bản chất của việc thiết kế lại lưới: khi điện trở emitter tăng lên, hãy làm lưới dày hơn và mịn hơn để thêm nhiều đường dẫn điện, trong khi các ngón tay mỏng hơn giảm diện tích che khuất. Thiết kế tinh tế này không chỉ bù đắp tổn thất từ điện trở tấm cao mà còn cải thiện khả năng thu quang.

Ưu điểm kỹ thuật

Sự đánh đổi sâu sắc giữa các thông số điện

Hình g và h đề cập đến hai thông số mà kỹ sư dây chuyền quan tâm nhất.

• Mật độ dòng tái hợp (J0): double poly-Si high-Rsheet (chấm đỏ) có J0 thấp nhất, khoảng 5 fA/cm², thấp hơn nhiều so với các nhóm khác. Điều này cho thấy cấu trúc double poly-Si ngăn chặn hiệu quả sự khuếch tán tạp chất kim loại và bảo vệ sự thụ động bề mặt.

• Điện trở suất tiếp xúc (ρc): emitter có điện trở tấm cao thường làm tăng điện trở tiếp xúc. Nhưng trong hình h, double poly-Si high-Rsheet (chấm đỏ) vẫn giữ ρc ở mức thấp, khoảng 2-3 mΩ·cm². Thông qua quá trình kim loại hóa tối ưu (ví dụ LECO hoặc gia nhiệt Joule nano giây), emitter có điện trở tấm cao vẫn có thể tạo tiếp xúc ohmic tốt, và không có thảm họa FF "điện trở cao gặp điện trở cao".

Ứng dụng sản phẩm

Ba con số cứng cho dây chuyền sản xuất

Tổng hợp dữ liệu mô phỏng và đo đạc trong các hình j đến l, dưới đây là một số điểm chốt cho PE (kỹ sư quy trình) và PD (nhà phát triển sản phẩm).

• Một mốc mới cho điện trở tấm: 100-200 Ω/□ truyền thống có thể không phải là tối ưu. Dữ liệu cho thấy đẩy lên khoảng 430 Ω/□ (đường cong đỏ trong hình e) mang lại hiệu suất tuổi thọ và Voc tốt nhất. Nhưng cần độ đồng đều lò ống xuất sắc, nếu không hiệu ứng biên sẽ bùng phát.

• Sự đánh đổi trong thiết kế lưới: thu hẹp chiều rộng đường từ 20 μm xuống 10 μm đặt ra yêu cầu lớn về độ chính xác căn chỉnh in lưới và lưu biến của bạc dán. Bề mặt mô phỏng trong hình k cho thấy vùng khớp tối ưu giữa bước lưới và điện trở tấm emitter, và việc thu hẹp ngón tay một cách mù quáng khiến điện trở nối tiếp tăng vọt.

• Lớp giáp vô hình của poly kép: đường cong mật độ dòng-điện áp (JV) trong hình l cho thấy đường cong poly-Si kép Rsheet cao là đầy đặn nhất, không có chỗ gấp rõ ràng. Điều đó chứng tỏ cấu trúc hai lớp hoạt động hiệu quả trong việc triệt tiêu rò rỉ ký sinh, do đó Voc cao thực sự chuyển đổi thành PCE cao.

Liên hệ và Thảo luận

Một viên gạch ném cho đồng nghiệp

Chúng tôi theo đuổi điện trở tấm cao trên bề mặt trước (cho Voc) và lưới mịn (để giữ FF), và poly kép trên bề mặt sau (để triệt tiêu sự xâm nhập của Ag và nâng cao tính hai mặt). Một khi bạn xếp chồng sự kết hợp 'cả hai mặt đến cực hạn' này, cửa sổ quy trình bị thu hẹp rất chặt.

Khuếch tán boron điện trở cao trên bề mặt trước đặt ra yêu cầu cực kỳ khắt khe về làm sạch PSG và độ đồng đều lắng đọng nguồn boron. Poly kép mặt sau cần độ chính xác cao tương tự trong lắng đọng CVD và khắc rãnh laser.

Đây là câu hỏi thực sự. Khi hiệu suất tế bào tiến dần đến giới hạn lý thuyết 26,7%, liệu chúng ta có nên dành nhiều năng lượng hơn cho kiểm soát vi đồng đều của thiết bị (trường nhiệt lò ống cho khuếch tán boron, độ phẳng của bệ tải CVD) thay vì liên tục chất thêm các bước quy trình mới? Đối với những người đang vật lộn trên dây chuyền, bạn nghĩ đâu là nút thắt lớn nhất cản trở sản xuất hàng loạt emitter Rsheet cao kết hợp poly kép, năng lực thiết bị hay tư duy tích hợp quy trình?

Quan điểm của Ooitech

Thành thật mà nói, câu chuyện ở đây ít về một bước quy trình mới và nhiều hơn về việc cửa sổ quy trình trở nên hẹp đến mức nào khi bạn đẩy cả hai bề mặt cùng một lúc. Một ngón tay 10 μm trên bộ phát 430 Ω/□ sống hay chết phụ thuộc vào độ chính xác của in lưới và độ đồng đều của lò nung, vì vậy cuộc chiến thực sự chuyển từ "công thức nào" sang "phần cứng của tôi lặp lại đến mức nào." Trên dây chuyền module, logic tương tự cũng ảnh hưởng đến quá trình hàn nối và kết nối, nơi các ngón tay mỏng manh dễ gãy sẽ trừng phạt những thao tác cẩu thả. Đáng để đăng ký kênh YouTube Ooitech (www.youtube.com/ooitech) nếu bạn muốn xem nỗi ám ảnh về độ đồng đều này diễn ra như thế nào trên sàn sản xuất.