Làm thế nào để cắt pin mặt trời nhiều mảnh tốt hơn?

Câu trả lời nhanh: Cắt một cell đầy đủ thành hai nửa, ba phần hoặc các mảnh nhỏ hơn sẽ làm tăng công suất module bằng cách giảm dòng điện mà mỗi dải dẫn, từ đó giảm tổn thất điện trở trong ribbon. Lợi ích giảm dần khi dải nhỏ hơn, và chi phí cơ học tăng lên. Ba phương pháp chiếm ưu thế. Khắc laser sau đó bẻ cơ học là nhanh nhất và gây tải nhiệt ít nhất, nhưng chất lượng cạnh bẻ phụ thuộc vào độ sâu khắc. Cắt hoàn toàn bằng laser tách cell chỉ bằng chùm tia và cho cạnh sạch hơn ở tốc độ thấp hơn. Tách laser nhiệt kết hợp laser với bước làm mát để vết nứt lan theo đường được kiểm soát. Các kích thước liên quan trải từ bước sóng laser 532 nm qua các kích thước đặc trưng gần 1 µm và 20 µm đến 100 µm, và điện áp dải thấp — khoảng 0,55 V — nên lợi ích đến từ điện trở, không phải từ điện áp.

Sản xuất mô-đun PV · bởi Jerry, Ooitech

Giới thiệu

TOPConĐể nghiên cứu "hành vi điện nội tại của tiếp giáp p-n", trước tiên bạn phải giải quyết một vấn đề nan giải. Phương pháp truyền thống

Để theo đuổi công suất module cao hơn, các kỹ sư thường cắt một pin lớn thành 1/2, 1/3 hoặc thậm chí nhiều "pin nhỏ" hơn, rồi kết nối lại chúng nối tiếp và song song trong một module. Mục đích là giảm dòng điện và thu nhỏ tổn thất công suất do điện trở. Nhưng mỗi vết cắt đều để lại một "vết thương" chưa được thụ động hóa dọc theo mép pin. Những vết thương đó biến thành bẫy hạt tải, và chúng ăn mòn điện áp hở mạch (Voc) và hệ số lấp đầy (FF). Pin con càng nhỏ, tổn thất tái hợp biên này càng gây hại nhiều hơn.

Phương pháp phổ biến nhất trong ngành hiện nay, "khắc laser + tách cơ học" (L&C), để lại tổn thất nhiệt nghiêm trọng dọc theo vết cắt. Và trong nhiều năm, lĩnh vực này đã đồng thuận về một điều: khắc ở phía tiếp giáp p-n gây tổn thất nhiều nhất, nên "phía tiếp giáp p-n là nút thắt chính cho tổn thất biên". Niềm tin đó đã sinh ra mẹo tiêu chuẩn là "khắc từ phía n-n+ để bảo vệ tiếp giáp p-n".

Nhưng liệu "lẽ thường" được chấp nhận rộng rãi đó có thực sự phản ánh hành vi điện nội tại của tiếp giáp p-n không? Hay nó chỉ là hệ quả của nhiệt laser?

Phát hiện cốt lõi: Một hành vi điện nội tại phá vỡ sự đồng thuận

Một nhóm nghiên cứu tại viện FUNSOM của Đại học Soochow đã công bố công trình trên Nano Energy sử dụng một phương pháp cắt ít tổn thất mới mà họ gọi là "tách xoay 45°". Nó khéo léo né tránh tổn thất nhiệt do laser và khảo sát hành vi điện nội tại thực sự của biên tiếp giáp p-n. Kết luận khiến ngành ngạc nhiên:

Dưới điều kiện cắt ít tổn thất, hiệu suất thu gom hạt tải ở biên phía tiếp giáp p-n thực ra cao hơn phía n-n+. Nói đơn giản: khắc từ phía tiếp giáp p-n là chiến lược công nghiệp tốt hơn. Điều đó đảo ngược hai mươi năm thực hành được chấp nhận.

Cách mở biên pin mà không làm hại nó

để lại một lớp bị nung chảy lại và tái đông đặc, cùng với các vết nứt vi mô và một đống hư hỏng nhiệt dọc theo cạnh, và tất cả những điều đó làm mờ mọi quan sát về tiếp giáp p-n và hành vi tái hợp bề mặt. Nhóm đã đi theo một hướng khác, sử dụng tính chất tách dị hướng của tinh thể silicon để đề xuất phương pháp "tách xoay 45°": cắt laser leaves a re-melted and re-solidified layer, plus microcracks and a pile of thermal damage along the edge, and all of that muddies any observation of the p-n junction and the surface recombination behavior. The team went a different way, using the anisotropic cleaving nature of silicon crystals to propose a "45° rotational cleaving" method:

Bước một: xoay tấm wafer 45° trong mặt phẳng.

Bước hai: tạo trước một đường nông trên mặt phẳng (100) bằng dao khắc kim cương.

Bước ba: tách dọc theo họ mặt phẳng {110} để có mặt cắt ngang phẳng ở mức nguyên tử, không bị tổn thất nhiệt.

Mặt cắt ngang biên thu được theo cách này giữ nguyên tính toàn vẹn cấu trúc và điện. Kết hợp với kỹ thuật chụp ảnh quang điện áp có độ phân giải micromet, bạn có thể quét hành vi điện gần biên từng điểm một, mà không làm hại tiếp giáp p-n.

Thí nghiệm sử dụng laser 532 nm (độ sâu xuyên khoảng 1,3 µm), đạt độ phân giải không gian khoảng 1 µm dưới vật kính 50×, đủ rõ để ghi lại hành vi suy giảm quang điện áp trong vòng vài chục micromet tính từ biên.

Các phát hiện thực nghiệm

Hình 1. Ảnh hưởng của việc cắt lên tính toàn vẹn của tiếp giáp p-n (a, b), sơ đồ phương pháp tách xoay 45° (c, d), và sơ đồ ba cấu trúc pin hiệu suất cao (e-g).

Hình 1a cho thấy quy trình L&C truyền thống khắc ở phía tiếp giáp p-n: đầu tiên laser bào mòn một rãnh trên bề mặt pin (dấu Laser), sau đó lực cơ học làm pin tách ra. Hình 1b là mặt cắt ngang SEM của biên sau khi cắt L&C. Bạn có thể thấy rõ mặt cắt chia thành hai vùng. Phần trên là "vùng bào mòn laser", cho thấy hình thái tái nóng chảy và tái đông đặc rõ rệt. Phần dưới là "vùng tách do ứng suất", bị xé bởi lực cơ học, để lại nhiều vết nứt vi mô bất quy tắc và các bể nóng chảy. Tổn thất nhiệt này chính là thứ gây ra sự tăng vọt dòng rò và sự sụt giảm hiệu suất pin.

Đáng lưu ý: khi laser khắc ở phía tiếp giáp p-n, bản thân tiếp giáp p-n bị phá hủy hoàn toàn bởi nhiệt. Vậy nên "hiện tượng" mà ngành luôn thấy, rằng "phía tiếp giáp p-n là nút thắt tổn thất biên", thực ra là hệ quả của tổn thất nhiệt.

Hình 1c cho thấy phương pháp tách xoay 45° được đề xuất ở đây: xoay tấm wafer 45° quanh trục trong mặt phẳng, khắc mặt phẳng (100) bằng dao khắc kim cương, rồi xé dọc theo mặt phẳng tách {110}. Hình 1d là ảnh SEM của biên đã tách, thanh tỷ lệ 20 µm. Mặt cắt ngang cực kỳ phẳng và sạch, không có dấu vết nóng chảy nào, bảo toàn hoàn hảo cấu trúc và tính toàn vẹn điện của tiếp giáp p-n. Đó là chìa khóa để nghiên cứu "hành vi nội tại".

Công trình này xem xét ba công nghệ pin hiệu suất cao loại n chủ đạo: TOPCon, SHJ và TBC. Chúng có một đặc điểm chung. Trên đế c-Si loại n, chúng mang cả tiếp giáp p-n (đồng thể hoặc dị thể) và tiếp giáp cao-thấp n-n+. Vì vậy, nghiên cứu hành vi biên của chúng đưa ra hướng dẫn trực tiếp cho sản xuất công nghiệp thực tế.

Hình 2. Phân tích quang điện áp biên mặt trước của pin TOPCon, SHJ và TBC.

Hình 2a cho thấy laser 532 nm quét từ biên bề mặt trước của pin vào trong, phối hợp với bàn XY chính xác và bộ khuếch đại điện để ghi lại tín hiệu quang điện áp theo thời gian thực, cuối cùng xây dựng bản đồ quang điện áp 2D. Hình 2b là ảnh quang điện áp mặt trước của TOPCon, SHJ và TBC (từ trái sang phải). Màu sáng hơn nghĩa là quang điện áp cao hơn. Cả ba pin đều cho thấy một "dải gradient" rõ rệt trong khoảng ~100 µm tính từ biên, quang điện áp thấp hơn khi gần biên. Đó là bằng chứng trực tiếp của tổn thất tái hợp biên.

So sánh ba loại: TOPCon có quang điện áp cao nhất (0,40–0,55 V) và bão hòa nhanh nhất. TBC có thấp nhất (0,36–0,49 V) và suy giảm chậm nhất, nghĩa là tái hợp biên của nó tệ nhất. Kết quả này đi ngược lại lẽ thường "tiếp giáp p-n là nút thắt", vì mặt trước (mặt hướng về ánh sáng) thường chính là nơi tiếp giáp p-n nằm.

Hình 2c chuẩn hóa biên dạng quang điện áp được trích xuất dọc theo đường đứt nét đen trong Hình 2b. Cả ba đường cong đều cho thấy "thấp ở biên, cao trên vùng bằng phẳng", nhưng tốc độ bão hòa (phản ánh độ dài tái hợp biên) khác nhau rõ rệt:

• TOPCon: vùng suy giảm ngắn nhất, gần bão hòa trong khoảng 100 µm, tổn thất biên nhỏ nhất.

• SHJ: vùng suy giảm trung bình, gần bão hòa ở ~200 µm.

• TBC: phục hồi chậm nhất, kéo dài tới ~500 µm trước khi bão hòa hoàn toàn, tổn thất biên tệ nhất.

Hình 2d giải thích cơ chế vật lý đằng sau những khác biệt này. Một lỗ trống quang sinh sẽ làm một trong hai việc: được điện cực thu thập, hoặc trôi dạt tới mép và tái hợp.

TOPCon: emitter ở mặt trước, đường thu thập lỗ trống cực ngắn

Bề mặt trước là một emitter p+. Các lỗ trống chỉ cần đi qua lớp emitter rất mỏng để được điện cực trước thu thập, nên hầu hết lỗ trống "không bao giờ có cơ hội" chạm tới mép. Đồng thời, trường mạnh hình thành bởi emitter p+ / SiOx / n-poly-Si vẫn hiệu quả ở cả mép, nhanh chóng tách các hạt tải. Đó là lý do gốc rễ khiến TOPCon có tổn thất mép nhỏ nhất.

SHJ: mặt trước thu thập electron, lỗ trống phải đi đường dài

Bề mặt trước của SHJ là n-a-Si:H, lớp này thu thập electron. Các lỗ trống phải khuếch tán tới tận mặt sau p-a-Si:H mới có thể được thu thập, một quãng đường rất dài. Thêm vào đó, lớp TCO dẫn điện cao đóng vai trò như một "xa lộ", mang nhiều lỗ trống theo phương ngang về phía mép, khiến tái hợp ở mép tăng lên rõ rệt.

TBC: tất cả điện cực ở mặt sau, thất thoát hoàn toàn

Trong TBC, mọi điện cực đều nằm ở mặt sau. Các hạt tải sinh ra ở bề mặt trước phải di chuyển theo phương ngang qua toàn bộ tấm wafer mới được thu thập. Tệ hơn, lớp thụ động Al2O3 ở mặt trước mang nhiều điện tích âm cố định, tạo ra lớp tích tụ lỗ trống tại bề mặt Si và hình thành một "kênh dẫn lỗ trống" đẩy lỗ trống càng mạnh về phía mép.

Lưu ý nhanh: hành vi quang điện áp ở mặt trước chủ yếu được quyết định bởi hai yếu tố, "khoảng cách thu thập hạt tải" và "liệu có tồn tại kênh vận chuyển ngang hay không", và không liên quan gì đến hướng của chính chuyển tiếp p-n.

Hình 3. Phân tích quang điện áp ở mép mặt sau của các pin TOPCon, SHJ và TBC.

Hình 3a phác họa việc quét laser từ mép mặt sau. Hình 3b là bản đồ quang điện áp 2D tương ứng. So với Hình 2b, cả ba pin đều cho quang điện áp mặt sau thấp hơn mặt trước (vì bề mặt trước thường có thiết kế chống phản xạ tốt hơn và tận dụng ánh sáng cao hơn). Hình 3c tiết lộ một điều thú vị: "người thắng" ở mép mặt sau lại là TBC. Dù SHJ cũng có chuyển tiếp p-n ở mặt sau, quang điện áp ở mép của nó thực tế lại thấp hơn TOPCon, điều này càng cho thấy "vị trí chuyển tiếp p-n" không phải là yếu tố duy nhất quyết định tổn thất mép. Hình 3d phác họa cơ chế vận chuyển hạt tải thiểu số ở mặt sau. Mặt sau có điểm đặc biệt: lớp n-poly-Si ở mặt sau chứa nồng độ electron cao, tạo ra môi trường trường mạnh giúp ức chế lỗ trống nhưng thúc đẩy thu thập electron.

Mặt sau TOPCon: "làn đường nhanh" của lỗ trống bị ức chế

Nồng độ electron cao trong lớp n-poly-Si mặt sau ức chế vận chuyển lỗ trống. Các lỗ trống phải đi qua toàn bộ đế c-Si loại n để tới emitter p+ ở mặt trước trước khi được thu thập. Việc "vận chuyển đường dài" này khiến quang điện áp mặt sau nói chung thấp hơn, nhưng cũng cắt giảm số lỗ trống chạm tới mép.

Mặt sau SHJ: dị thể mạnh, nhưng TCO là con dao hai lưỡi

Dị thể c-Si loại n / p-a-Si:H của SHJ thực sự mang lại khả năng tách hạt tải mạnh hơn TOPCon, nhưng lớp TCO của nó có điện trở ngang thấp và vẫn "đoản mạch" một phần đáng kể lỗ trống ra mép. Kết quả: khả năng tách mạnh không đồng nghĩa với tổn thất mép nhỏ.

Mặt sau TBC: HSC lỗ trống nằm ngay ở mặt sau, lợi thế sân nhà

HSC ở mặt sau của TBC đối diện trực tiếp với các lỗ trống quang sinh. Các hạt tải được thu thập ngay tại mặt sau, nên ít hơn nhiều chảy ra mép, và quang điện áp mặt sau bão hòa nhanh nhất.

Lưu ý nhanh: hành vi quang điện áp mặt sau cho thấy xu hướng "đảo ngược" so với mặt trước. TBC tệ nhất ở mặt trước nhưng tốt nhất ở mặt sau, cho thấy "bên nào đối diện với ánh sáng" quan trọng hơn "bên nào là chuyển tiếp p-n".

Hình 4. Mô hình phân bố quang điện áp theo mặt cắt ngang của các pin TOPCon và SHJ.

Nếu Hình 2 và 3 nhìn mép "từ bên cạnh", thì Hình 4 cắt nó "theo chiều ngang". Laser quét trực tiếp trên mặt cắt ngang, nên bạn thấy toàn bộ hành vi điện từ chuyển tiếp p-n đến n-n+ trong một lần. Đây là phần nguyên bản nhất của nghiên cứu. Hình 4a là bản đồ quang điện áp mặt cắt ngang của TOPCon, từ trái sang phải là mặt trước (emitter p+ / chuyển tiếp p-n) và mặt sau (n-poly-Si / chuyển tiếp n-n+). Bạn có thể thấy bên trái (chuyển tiếp p-n) sáng hơn tổng thể, còn bên phải (n-n+) tối hơn. Đường cong trích xuất trong Hình 4b rất rõ ràng: từ phía chuyển tiếp p-n sang phía n-n+, quang điện áp giảm đơn điệu, với toàn bộ vùng suy giảm khoảng 100 µm. Kết quả này bác bỏ thẳng thừng quan điểm truyền thống rằng "chuyển tiếp p-n là nút thắt tổn thất mép", vì trong điều kiện tổn thất thấp, phía chuyển tiếp p-n lại là vùng quang điện áp cao. Hình 4c đưa ra lý do vật lý: ở phía chuyển tiếp p-n (emitter p+), các hạt tải thiểu số (lỗ trống) chỉ đi một quãng ngắn để được thu thập, trong khi ở phía n-n+ (vùng n-poly-Si), lỗ trống phải đi qua toàn bộ c-Si loại n để tới emitter p+, một quãng đường dài với xác suất tái hợp cao, nên tổn thất lớn hơn. Hình 4d–f cho thấy xu hướng hoàn toàn giống trên các pin SHJ: từ chuyển tiếp p-n mặt sau (p-a-Si:H / n-c-Si) đến chuyển tiếp n-n+ mặt trước (i/n-a-Si:H / n-c-Si), quang điện áp lại giảm đơn điệu. Quy luật này đúng trên các cấu trúc pin khác nhau là một trong những lập luận cốt lõi của nghiên cứu.

Để mô tả điều này một cách định lượng, nhóm nghiên cứu đã xây dựng một mô hình khuếch tán hạt tải thiểu số một chiều. Hình 4g là sơ đồ mô hình, cho thấy đường cong (màu cam) giảm đơn điệu từ phía chuyển tiếp p-n (tiếp xúc chọn lọc lỗ trống, HSC) về phía ESC (tiếp xúc chọn lọc electron, ESC). Hình 4h tiếp tục so sánh hành vi hạt tải ở phía HSC và ESC:

• Phía HSC: hạt tải thiểu số (lỗ trống) được thu thập trong quãng ngắn, xác suất tái hợp thấp.

• Phía ESC: hạt tải thiểu số phải khuếch tán một quãng dài để tới HSC, tái hợp mạnh trên đường đi.

• Cơ chế tách hạt tải của chuyển tiếp p-n có lợi ích kép là tiếp xúc pha tạp nặng cộng với tiếp xúc thụ động, hiệu quả hơn so với một chuyển tiếp cao-thấp đơn thuần (n-n+).

Lưu ý nhanh: mô hình quang điện áp mặt cắt ngang xác nhận định lượng rằng "hiệu năng điện ở phía chuyển tiếp p-n tốt hơn phía n-n+", và đề xuất "độ dài khuếch tán hạt tải thiểu số L" như một chỉ số mới để đánh giá tổn thất mép.

Hình 5. Phân tích quang điện áp mặt cắt ngang của một pin TOPCon được chế tạo bằng phương pháp tách laser nhiệt công nghiệp (TLS).

Để kiểm tra xem kết luận từ phương pháp tách 45° có đúng cho cắt công nghiệp hay không, nhóm đã sử dụng phương pháp "tách bằng laser nhiệt" (TLS) (Hình 5a) — đầu tiên laser xử lý trước mặt tiếp giáp p-n (Pre-grooving trong hình), sau đó nước làm mát hỗ trợ tách. TLS là một trong những kỹ thuật cắt ít tổn thất được công nhận hiện nay. Hình 5b là ảnh quang điện áp mặt cắt ngang của TOPCon sau khi cắt TLS: bên trái (tiếp giáp p-n) sáng rõ hơn bên phải (n-n+). Đường cong định lượng trong Hình 5c cho thấy từ tiếp giáp p-n đến mặt sau, quang điện áp vẫn giảm đơn điệu, hoàn toàn phù hợp với kết quả tách 45°.

Xác minh then chốt: ngay cả với phương pháp TLS công nghiệp (cắt trực tiếp từ phía tiếp giáp p-n), quang điện áp vẫn cho thấy xu hướng "tiếp giáp p-n cao, n-n+ thấp". Điều này nói rằng dưới cắt ít tổn thất, "tiếp giáp p-n" hoàn toàn không phải là nút thắt, mà ngược lại là nơi có lợi thế. Kinh nghiệm ngành trước đây rằng "phía tiếp giáp p-n hoạt động tốt hơn" trong cắt TLS cuối cùng được xác nhận bằng cả thực nghiệm và lý thuyết.

Hình 6. Phân tích quang điện áp mặt cắt ngang của pin TBC và THBC, kèm sơ đồ chiến lược cắt tiếp giáp p-n ít tổn thất.

Hình 6a và 6b là ảnh quang điện áp mặt cắt ngang của pin TBC và THBC. TBC có quang điện áp cao nhất, 0,39 V, và THBC thấp hơn một chút (0,21 V), nhưng cả hai đều cho thấy phân bố không gian "tiếp giáp p-n sáng, n-n+ tối" rõ ràng. Các đường cong được trích xuất trong Hình 6c và 6d theo cùng mô hình như Hình 4: giảm đơn điệu từ tiếp giáp p-n về phía n-n+. Đáng lưu ý đặc biệt là hình chèn nhỏ trong Hình 6c: "phân bố định hướng" của quang điện áp cho từng cấu trúc pin cho thấy mô hình "dày ở trên-trái, thưa ở dưới-phải", nghĩa là lợi thế điện của phía tiếp giáp p-n là phổ quát trên các cấu trúc và quy trình. Hình 6e giải thích điều gì làm cho pin tiếp xúc mặt sau trở nên đặc biệt: HSC thu thập lỗ trống "gần đó" ở mặt sau, và ESC thu thập electron "gần đó" ở mặt sau. Các hạt tải thiểu số (lỗ trống) được tạo ra trong vùng tiếp giáp p-n chỉ cần một khoảng cách ngắn để đến HSC, nên tổn thất nhỏ; các hạt tải thiểu số trong vùng n-n+ phải di chuyển một quãng đường dài, nên tổn thất lớn hơn. Mô hình này khớp chính xác với TOPCon và SHJ. Dựa trên tất cả bằng chứng này, nhóm đã đề xuất một chiến lược cắt hoàn toàn mới trong Hình 6f:

Khuyến nghị ngành

Dưới cắt ít tổn thất (như TLS), bạn nên cắt từ phía tiếp giáp p-n. Lý do: phía tiếp giáp p-n có hiệu suất tách hạt tải cao hơn cộng với đường vận chuyển hạt tải thiểu số ngắn hơn. Ngay cả dưới một số nhiễu loạn quy trình, nó vẫn giữ hiệu suất điện khá tốt. Khuyến nghị này đảo ngược thực hành ngành "tránh chạm vào tiếp giáp p-n" trong hai mươi năm.

Quan điểm của Ooitech

Thành thật mà nói đây là một trong những phát hiện âm thầm viết lại một thói quen cấp dòng thay vì một thông số tiêu đề. Điểm mấu chốt cho bất kỳ ai vận hành dây chuyền loại n: kết hợp công thức cắt laser của bạn với vật lý hạt tải của chính pin, và đừng mù quáng đặt vạch cắt ở phía n-n+ chỉ vì đó là quy tắc cũ. Tách ít tổn thất (kiểu TLS) là yếu tố thực sự cho phép ở đây, và việc tinh chỉnh quy trình đó trên máy cắt laser pin mặt trời chính là nơi các nhà sản xuất module giành hoặc mất Voc và FF thực sự. Chúng tôi chế tạo các trạm cắt và nối của mình để giữ tổn thất cạnh thấp trên các định dạng TOPCon, SHJ và BC, vì vậy loại nghiên cứu này ánh xạ thẳng vào sản xuất. Nếu bạn muốn xem các bước này trông như thế nào trên một dây chuyền đang chạy, kênh YouTube Ooitech tại www.youtube.com/ooitech đáng để theo dõi.