Cạnh cắt bằng laser trong TOPCon: Thụ động hóa mặt cắt ngang

Câu trả lời nhanh: Cắt một tế bào thành bốn phần chia nó dọc theo một rãnh laser, và rãnh đó để lộ silicon trần trên cả hai thành. Phương pháp đã công bố là nuôi một lớp oxide đường hầm mỏng trên thành, lắng đọng poly-Si pha tạp n⁺ lên trên và phủ lên poly-Si một lớp AlOₓ, để mặt cắt hoạt động như một tiếp xúc chọn lọc thay vì một tâm tái hợp. Mỗi bước bổ sung đều ở nhiệt độ thấp, và đó chính là điều khiến nó hấp dẫn đối với một dây chuyền đã vận hành LPCVD.

Tế bào cắt bốn và cắt nhiều phần giờ đây là sản xuất thông thường, và lý do là số học: chia một tế bào thành bốn làm giảm dòng điện mà mỗi ribbon mang theo, rút ngắn đường đi qua các ngón tay và cắt giảm tổn thất điện trở trong phần liên kết. Lợi ích là có thật và đó là lý do tế bào TOPCon cắt bốn trở thành mặc định trước khi bất kỳ ai tranh luận về chi phí.

Chi phí nằm ở chính vết cắt. Một rãnh laser tách các phần tư, và thành mà nó mở ra là silicon chưa từng có lớp thụ động hóa nào trên đó. Các trạng thái bề mặt ở đó nằm giữa vùng cấm, và các hạt tải điện chạm tới thành sẽ tái hợp. Đó là tổn thất điện áp, không phải tổn thất che bóng, và nó không xuất hiện trong bất kỳ phép đo nào được thực hiện trước bước cắt.

Phương pháp được mô tả dưới đây ngừng coi thành đó là hư hỏng cần giảm thiểu mà coi nó là một bề mặt cần được phủ. Đó chính là ý tưởng tiếp xúc chọn lọc mà TOPCon đã dùng trên mặt wafer, được áp dụng cho một bề mặt do bước cắt tạo ra vài bước công nghệ trước đó.

Mép cắt là một bề mặt, và nó là bề mặt tệ nhất trên tế bào

Mọi bề mặt silicon khác trong một module hoàn chỉnh đều đã trải qua toàn bộ chuỗi thụ động hóa: tạo vân, làm sạch, một chồng điện môi, đôi khi một lớp pha tạp bên dưới. Thành rãnh không có bất kỳ điều nào trong số đó. Nó được tạo ra sau khi chuyển tiếp phía trước được hình thành và sau khi chồng lớp phía sau được lắng đọng, nên những gì laser để lại chính là vật liệu thô.

Các con số thường được trích dẫn cho loại bề mặt đó thật đáng nản. Mật độ trạng thái giao diện khoảng 1 × 10¹² cm⁻² eV⁻¹ và vận tốc tái hợp bề mặt trên 500 cm/s, cả hai đều được báo cáo cho trường hợp vừa cắt trong nguồn mà bài viết này dựa vào. So với một bề mặt được thụ động hóa đo ở mức một chữ số cm/s, một mép cắt chưa xử lý tái hợp nhanh hơn khoảng hai bậc độ lớn.

Điều khiến nó quan trọng không phải là diện tích. Một rãnh chéo rộng 30 µm và sâu khoảng 1,5 µm, và việc cắt một tế bào M10 thành bốn mở ra khoảng một milimét vuông thành so với 33.000 mm² mặt wafer. Mà là việc các hạt tải được tạo ra trong phạm vi một độ dài khuếch tán tính từ vết cắt có thể chạm tới nó, và thành chạy dọc toàn bộ chiều dài tế bào theo cả hai hướng. Tổn thất tỷ lệ với chiều dài đường, và mẫu hình chéo đặt một đường dài xuyên qua giữa mỗi phần tư.

Đây cũng là lý do tổn thất này hành xử như một vấn đề điện áp. Tái hợp ở mép loại bỏ các hạt tải khỏi khối, và điện áp hở mạch phản ứng với tổng tốc độ tái hợp trên toàn tế bào. Hệ số lấp đầy cũng thay đổi. Che bóng sẽ xuất hiện trong dòng điện; còn điều này xuất hiện trong Voc và FF, một nơi ít rõ ràng hơn để tìm khi một quy trình cắt đang được đánh giá.

Lớp phủ thực chất là gì

Cấu trúc đã công bố đặt ba lớp lên thành cắt, theo một thứ tự cụ thể. Đọc từ trong ra ngoài từ silicon: một lớp silicon oxide rất mỏng mà các hạt tải có thể xuyên qua, một lớp polysilicon pha tạp mạnh mang chúng đi, và một lớp phủ nhôm oxide hoàn thiện thụ động hóa hóa học của giao diện.

Hai chi tiết tách biệt điều này với việc chỉ đơn thuần nuôi lại một lớp oxide. Thứ nhất, chồng lớp không chỉ là điện môi; nó chứa một chất bán dẫn pha tạp, nên nó cũng có thể dẫn điện. Một lớp oxide thuần sẽ thụ động hóa thành và để nó chết về mặt điện, điều đó ổn với một bề mặt không thu gì cả, nhưng thành ở đây nằm giữa hai tế bào phần tư mà cả hai đều cần di chuyển dòng điện. Thứ hai, độ dày quan trọng theo cách mà chúng không quan trọng trên một wafer phẳng. Poly-Si phải đủ dày để duy trì liên tục trên một rãnh sâu 1,5 µm với đáy bo tròn. Nó cũng phải đủ mỏng để ứng suất của chính nó không làm nứt hoặc bong nó khỏi thành.

Nguồn đưa ra 120 nm cho poly-Si trong phần mô tả cấu trúc và 80 nm trong trình tự công nghệ, và nhận xét rằng 80 nm là đủ cho hiệu ứng thụ động hóa trường. Sự khác biệt đó đáng được ghi nhận thay vì làm mờ đi: nó gợi ý rằng độ dày lớp là một thông số có thể điều chỉnh trong cửa sổ công nghệ, không phải một mục tiêu cố định, và rằng cả hai giá trị đều nằm trong phạm vi mà các tác giả coi là khả thi.

Tại sao một lớp oxide mỏng và một lớp pha tạp lại lọc các hạt tải

Cơ chế là kỹ thuật vùng năng lượng chứ không phải hóa học, và nó chính là cơ chế đã khiến TOPCon trở nên cạnh tranh ngay từ đầu. Trên thành trần, các trạng thái giao diện phân bố khắp vùng cấm. Một electron chạm tới một trong những trạng thái đó có chỗ để nằm, và một lỗ trống đến cùng trạng thái đó đóng mạch: hai hạt tái hợp, và cặp đôi bị mất.

Khi lớp oxit và poly-Si pha tạp đã được đặt vào vị trí, cấu trúc vùng năng lượng tại giao diện không còn phẳng nữa. Lớp oxit mỏng chặn đường đi trực tiếp giữa silicon và lớp pha tạp trong khi vẫn đủ mỏng để electron xuyên hầm qua. Điện tích trong lớp pha tạp làm uốn cong các vùng năng lượng trong silicon ngay bên dưới giao diện, và chính điều này tạo ra tính bất đối xứng: một loại hạt tải gặp rào cản thấp và đi qua, loại kia gặp rào cản cao và bị quay lại.

Kết quả được báo cáo là tốc độ tái hợp bề mặt tại cạnh cắt giảm từ khoảng 500 cm/s xuống dưới 10 cm/s, tức thay đổi khoảng 98%. Đó là một con số lớn, và nó lớn vì một lý do đơn giản: điểm xuất phát là một bề mặt chưa được thụ động hóa, gần với trường hợp xấu nhất có thể có. Cải thiện một bề mặt đã được thụ động hóa với cùng hệ số như vậy sẽ là điều không thể.

Cần chính xác về những gì lớp phủ không làm. Nó không loại bỏ rãnh, không khôi phục lại phần silicon mà laser đã bốc hơi, và không làm cho thành rãnh trở nên hữu ích về mặt quang học. Phần tư vẫn hẹp hơn. Tuyên bố hẹp hơn thế: mặt cắt không còn đóng vai trò là nơi các hạt tải bị tiêu diệt, mà bắt đầu đóng vai trò là nơi chúng có thể được thu gom.

Các bước quy trình nằm ở đâu

Quy trình được công bố cùng cấu trúc này là một chuỗi TOPCon thông thường với một bước chèn: sau khi laser đã cắt rãnh chéo, thành rãnh được oxy hóa và pha tạp lại trước khi chồng lớp thụ động hóa cấp tế bào được lắng đọng. Mọi thứ khác giữ nguyên vị trí.

Việc bo tròn bằng TMAH và kiểm tra độ kết tinh là hai chi tiết khiến điều này trông giống một quy trình sản xuất hơn là một minh chứng phòng thí nghiệm. Một rãnh 1,5 µm có một góc, và góc là nơi các màng lắng đọng trở nên mỏng và nơi ứng suất tập trung. Bo tròn góc trong hai giây tốn gần như không gì và loại bỏ một loại lỗi mà nếu không sẽ xuất hiện sau này, trong chu kỳ nhiệt hoặc trong xử lý.

Đối với một dây chuyền, phần thú vị là không bước bổ sung nào cần một công cụ mới. Oxy hóa, lắng đọng và ủ đều nằm trong công suất LPCVD mà một dây chuyền TOPCon đã có, và hai bước bổ sung là nhiệt độ thấp, nên ngân sách nhiệt của tế bào thành phẩm không bị xáo trộn. Nguồn báo cáo mất nhịp dây chuyền dưới 3%, đây là con số cần kiểm tra đầu tiên khi một bước mới được đề xuất: một bước cải thiện hiệu suất nửa điểm nhưng tốn 10% thông lượng là một đề xuất khác với một bước tốn 3%.

Phần cuối của trình tự cũng thay đổi, và không phải vì lớp phủ. Một tế bào cắt bốn phần giữ bố cục 12BB của nó phải được nối chuỗi từ các tế bào phần tư, và cạnh cắt giờ là một bề mặt mà máy nối chuỗi phải xử lý. Dung sai đặt vị trí, lực mà dải ribbon tác dụng tại mối nối và lượng nhiệt mà tế bào nhận trong quá trình hàn đều tác động lên một mảnh có cạnh với rãnh 30 µm xuyên qua. Đó là nơi thiết bị nối chuỗi và hàn dây mảnh và bước đấu nối busbar gặp thiết kế tế bào, và đó là phần của quy trình mà lớp phủ không giải quyết.

So sánh được báo cáo cho thấy gì

Nguồn đưa ra một so sánh trước và sau cho một tế bào cắt bốn phần tiêu chuẩn và cùng tế bào đó với cạnh được phủ. Bảng dưới đây tái hiện nó. Đây là những con số được công bố cùng quy trình; chúng đến từ một nguồn, và chúng tôi chưa xác minh độc lập.

Hãy đọc xu hướng thay vì các giá trị riêng lẻ. Mức tăng điện áp lớn hơn mức tăng dòng điện, đúng như cơ chế dự đoán: tái hợp tại một bề mặt gây mất điện áp trước tiên. Hệ số lấp đầy thay đổi nhẹ, phù hợp với việc giảm nhỏ phần diện tích bị chết về mặt điện tử. Hiệu suất đi theo điện áp, và 0,5 điểm tuyệt đối là tuyên bố chính.

Con số hệ số hai mặt cần thận trọng hơn phần còn lại. Đi từ 85% lên 90% là một bước nhảy năm điểm gây ra bởi một thay đổi trên một bề mặt chỉ chiếm một phần nhỏ diện tích mặt sau của tế bào, và nguồn không giải thích cơ chế. Nó có thể là thật nếu cạnh cắt trước đây là một đường shunt cục bộ ở mặt sau, nhưng nó cũng là loại con số mà một mẫu nhỏ duy nhất có thể tạo ra. Hãy coi nó là dòng được hỗ trợ ít nhất trong bảng.

Những gì chưa được giải quyết

Bốn điều còn thiếu trong trường hợp được công bố, và cả bốn đều quan trọng trước khi một dây chuyền cam kết.

• Dữ liệu độ tin cậy trên cạnh được phủ. Một lớp oxide 1 nm và một lớp nhôm oxide 10 nm phủ trên thành rãnh chịu cùng điều kiện ẩm nhiệt, chu kỳ nhiệt và tải cơ học như phần còn lại của cell. Cạnh cắt cũng là điểm tập trung ứng suất dưới chu kỳ nhiệt, vì hai quarter cell giãn nở ngược chiều nhau quanh một rãnh. Không điều nào trong số đó xuất hiện trong bảng so sánh.
• Câu hỏi về độ dày. Nguồn đưa ra hai độ dày poly-Si khác nhau cho cùng một cấu trúc. Đó không phải là mâu thuẫn, nhưng nó có nghĩa là điểm tối ưu chưa được xác định rõ, và độ dày ảnh hưởng đến ứng suất, thời gian lắng đọng và tact cùng một lúc.
• Tái lập độc lập. Mức tăng hiệu suất đến từ một bộ dữ liệu được báo cáo. Mức tăng tuyệt đối 0,5 điểm đủ lớn để đáng theo đuổi và đủ lớn để đáng kiểm tra lại trên một dây chuyền khác và một tổ hợp paste và ribbon khác.
• Tương tác với phần còn lại của cell. Thêm một lớp pha tạp trên thành rãnh thay đổi hành vi điện của thành rãnh đó giữa hai quarter. Cách nó tương tác với mẫu metallisation mặt sau và với việc stringing các quarter cell là một câu hỏi hệ thống, không phải câu hỏi về lớp phủ.

Có một điểm rộng hơn theo cùng hướng đó. Cắt một cell là một sự đánh đổi được chấp nhận chỉ dựa trên lợi ích từ interconnection. Khung bốn lần cắt coi việc cắt là điều kiện cho trước, và phân tích đa lần cắt xem xét cell nhỏ hơn tác động thế nào đến che bóng và bố cục module. Công trình về cạnh cắt tấn công vào phía chi phí của sự đánh đổi đó, và nếu nó đứng vững thì nó thay đổi số lần cắt tối ưu chứ không chỉ cải thiện con số hiện có.

Cách đọc điều này so với phần còn lại của câu chuyện về cắt cell

Ba ý tưởng riêng biệt thường bị trộn lẫn khi nhắc đến cell bốn lần cắt, và việc tách chúng ra giúp đọc tài liệu dễ hơn.

Ý thứ nhất là lợi ích từ interconnection: quarter cell mang một phần tư dòng điện, nên tổn thất điện trở trong ribbon giảm mạnh. Điều đó đã rõ ràng và đó là lý do công nghệ này đang được sản xuất. Ý thứ hai là hệ quả ở cấp module, nơi các cell nhỏ hơn thay đổi khả năng chịu che bóng, yêu cầu về hộp nối và hành vi cơ học của tấm laminate; hộp nối hai phần là một kết quả thấy được. Ý thứ ba là bản thân bề mặt cắt, đây là chủ đề ở đây và là điều mà hai câu chuyện đầu thường bỏ qua.

Mối liên hệ thực tế giữa chúng là quy trình công nghệ. Việc tạo rãnh được thực hiện bằng một bước cắt laser, bước phủ nằm trong công suất LPCVD mà dây chuyền đã có, và các bước hoàn thiện là metallisation và stringing. Một dây chuyền đánh giá lộ trình này thực chất là đánh giá xem việc chèn thêm có phù hợp giữa hai thiết bị mà nó đã có hay không, và con số tact được công bố là khoảng 3%.

Câu hỏi thường gặp

Lớp phủ có loại bỏ nhu cầu cắt không?

Không. Các quarter vẫn bị cắt và rãnh vẫn còn đó. Điều thay đổi là hành vi điện của thành rãnh mà rãnh đã để lộ, không phải hình học.

Tại sao không đơn giản là cắt bằng một quy trình nhẹ nhàng hơn?

Một vết cắt sạch hơn giảm hư hại nhưng vẫn để lại một bề mặt không được passivation. Sự tái hợp đến từ việc thiếu passivation cũng nhiều như từ độ nhám, đó là lý do câu trả lời ở đây là một lớp phủ chứ không phải một công thức laser tốt hơn.

Một lớp oxide 1 nm có đáng tin cậy không?

Các tunnel oxide cỡ đó đã được dùng trong sản xuất TOPCon, nên khái niệm đã được chứng minh trên mặt wafer. Liệu cùng độ dày đó có tồn tại được trên thành rãnh, nơi có hướng bề mặt khác và điểm khởi đầu nhám hơn, là một trong những câu hỏi mở.

Điều này chỉ áp dụng cho TOPCon?

Tổ hợp tunnel oxide và poly-Si pha tạp là một cấu trúc TOPCon, nên lộ trình này tự nhiên hướng đến các dây chuyền đã chạy nó. Các loại cell khác bị cắt thành mảnh sẽ cần một chồng passivation tương thích với quy trình riêng của chúng, đó là một bài toán kỹ thuật khác.

Chúng ta sẽ kiểm tra gì đầu tiên trong một thử nghiệm?

Chỉ số đại diện SRV ở cạnh và điện áp, trước mọi thứ khác. Độ đồng đều lắng đọng dọc theo một rãnh rộng 30 µm, độ kết tinh của lớp, và chi phí tact của các bước được chèn vào là những bước tiếp theo, và hành vi cơ học của quarter sau khi tạo rãnh là hạng mục dễ bị quên nhất.

Lớp phủ có thay đổi những gì máy stringer phải làm không?

Không trực tiếp. Lớp phủ là về điện, nên độ chính xác đặt vị trí, nhiệt độ hàn và lực xử lý không thay đổi. Bản thân quarter cell, với một rãnh xuyên qua, vẫn là vật khó xử lý hơn, và đó là một ràng buộc riêng biệt với ràng buộc mà công trình này giải quyết.

Suy nghĩ cuối cùng

Cắt silicon để làm cell tốt hơn là một sự đánh đổi hơi kỳ lạ, và nó hiệu quả vì lợi ích từ interconnection lớn. Điều công trình này làm là khép kín vòng lặp ở phần của sự đánh đổi chưa từng được định giá: bề mặt mà vết cắt tạo ra. Phủ thành rãnh bằng chính chồng tiếp xúc chọn lọc mà cell dùng ở nơi khác là một câu trả lời mạch lạc, và việc có thể làm điều đó với công suất LPCVD hiện có và hai bước nhiệt độ thấp là lý do đáng theo dõi.

Cảnh báo thông thường vẫn áp dụng. Cơ chế là hợp lý và xuất phát từ vật lý đã được thiết lập; mức tăng hiệu suất nửa điểm được báo cáo đến từ một nguồn và chưa được xác nhận độc lập, và đặc biệt con số bifaciality yếu hơn phần còn lại của bảng. Đối với một dây chuyền, lập trường hợp lý là theo dõi nó như một bước chèn quy trình với lợi ích thực nhưng chưa được xác minh, và kiểm tra nó bằng phép đo mà cơ chế dự đoán, đó là điện áp.

Ghi chú dữ liệu: độ dày lớp, điều kiện quy trình và so sánh trước-sau là các giá trị được công bố cùng lộ trình này và được tái hiện như đã báo cáo; chúng chưa được xác minh độc lập. Con số diện tích thành rãnh khoảng 1 mm² là ước tính của chúng tôi từ một rãnh 30 µm, độ sâu 1,5 µm và hai vết cắt dọc toàn chiều dài trên một cell 182 mm, so với mặt wafer 33.124 mm². Thứ hạng của các tổn thất, điện áp trước dòng điện, xuất phát từ cơ chế chứ không phải từ một con số được in sẵn.