Suy Giảm Nhiệt Độ và Động Lực Học LeTID

Câu trả lời nhanh: Các tế bào tiếp xúc mặt sau xen kẽ chuyển cả hai tiếp xúc cực tính ra mặt sau, và đặc tính nhiệt của kiến trúc đó khác với tế bào tiếp xúc mặt trước. Phân tích này bao gồm sự suy giảm do nhiệt độ và sự suy giảm do ánh sáng và nhiệt độ cao gây ra, hay LeTID, trong các tế bào IBC qua các điều kiện từ 25 °C đến 85 °C, với điện áp mạch hở được báo cáo khoảng 0,743 V và 0,69 V cho các cấu trúc được so sánh. Sự suy giảm loại này có thể phục hồi một phần, điều này khiến dễ hiểu sai: một tế bào phục hồi sau khi loại bỏ tác nhân gây stress vẫn có thể đã mất hiệu suất vĩnh viễn, và một thử nghiệm chỉ ghi lại con số cuối cùng không thể phân biệt hai trường hợp này. Nhiệt độ đo quan trọng không kém nhiệt độ gây stress, vì cả sự suy giảm và sự phục hồi đều được kích hoạt bởi nhiệt.

Sản xuất mô-đun PV · bởi Jerry, Ooitech

Giới thiệu sản phẩm

Pin mặt trời tiếp xúc mặt sau xen kẽ (IBC) đưa cả hai tiếp xúc kim loại cực tính ra mặt sau. Mặt trước không có bóng che của lưới điện cực, nên các ưu điểm quang học của kết cấu bề mặt và lớp phủ chống phản xạ phát huy tối đa. Kết hợp với quy trình thụ động hóa và tiếp xúc tốt, IBC loại n có thể đạt điện áp hở mạch và mật độ dòng điện rất cao.

Đánh đổi là độ nhạy cấu trúc vốn có trong thiết kế. Hạt tải thiểu số quang sinh phải di chuyển theo phương ngang qua đế trước khi bộ phát xen kẽ mặt sau có thể thu thập chúng. Hiệu suất thiết bị phụ thuộc rất nhiều vào thời gian sống khối và chất lượng thụ động hóa mặt sau. Khi tái hợp giao diện mặt sau hoặc rò rỉ tiếp xúc bị kích hoạt nhiệt, mật độ dòng bão hòa tối J0 tăng không tương xứng, và Voc bị ảnh hưởng.

Đó chính xác là điểm khởi đầu của công trình này. Trên một pin IBC loại n, ba nhóm bằng chứng được đặt trong cùng một môi trường nhiệt để chúng khớp với nhau: đo J-V có chiếu sáng từ 25 đến 85°C, thí nghiệm stress LeTID chạy dưới một mặt trời ở 45 đến 85°C trong tối đa 960 phút, và phân tích I-V tối trong cùng dải nhiệt độ.

Thiết kế thí nghiệm

Sơ đồ mặt cắt ngang của pin IBC loại n: bộ phát p+ xen kẽ mặt sau và các tiếp xúc BSF n+, kết cấu bề mặt mặt trước và ARC.

Pin thử nghiệm có diện tích 258,3 cm², độ dày tấm wafer 151 ± 6 μm, chu kỳ xen kẽ mặt sau khoảng 480 μm, và chiều rộng ngón bộ phát và BSF lần lượt khoảng 250 μm và 90 μm. Các phép đo có chiếu sáng chạy ở AM1.5G, 100 mW/cm². Tại mỗi điểm nhiệt độ, sau khi ổn định nhiệt, năm lần quét được lấy trung bình. Stress LeTID được đo trực tiếp tại nhiệt độ stress, không làm nguội giữa thí nghiệm, và ghi nhận ở các khoảng theo cấp số nhân 1, 2, 4, 8 phút, v.v. Mỗi thông số được chuẩn hóa theo giá trị ban đầu, điều này tách động học suy giảm nội tại khỏi hiệu ứng hệ số nhiệt độ tức thời.

Độ nhạy nhiệt ở trạng thái ổn định

Diễn biến nhiệt chuẩn hóa của bốn thông số so với giá trị 25°C của chính chúng.

Ở 25°C pin cho thấy Jsc khoảng 38,6 mA/cm², Voc khoảng 0,743 V, FF khoảng 79%, và hiệu suất khoảng 22,7%. Khi nung đến 85°C, Jsc chỉ tăng khoảng 3% (+0,0203 mA·cm⁻²·K⁻¹, xấp xỉ +0,05%/K). Voc giảm tuyến tính ở −1,4 mV/K (khoảng −0,2%/°C). Hiệu suất giảm khoảng 9%, và FF hầu như không thay đổi.

Mức tăng dòng điện nhỏ đến từ sự thu hẹp vùng cấm. Theo hệ thức Varshni, biên hấp thụ dịch về phía bước sóng dài hơn, nên quang sinh được tăng nhẹ. Sự suy giảm điện áp nhanh đến từ sự tăng theo hàm mũ của J0(T), chi phối bởi nồng độ hạt tải nội tại và hoạt tính tái hợp. Voc tỷ lệ với ln(Jsc/J0), nên một mức tăng vừa phải của J0 đủ để gây tổn thất đo được.

Hệ số nhiệt độ này nằm trong dải −1,3 đến −1,6 mV/K phổ biến đối với các thiết bị silicon tinh thể chất lượng cao. Nó đánh dấu một pin giới hạn bởi tái hợp thay vì giới hạn bởi điện trở hay vận chuyển. Sau khi chuẩn hóa, thứ tự cũng rõ ràng như vậy: ở 85°C Voc giảm khoảng 15%, hiệu suất khoảng 9%, FF giữ trong ±1%, và Jsc thực tế tăng khoảng 3%.

Động học LeTID

Động học suy giảm LeTID.

Đo ở trạng thái ổn định chỉ trả lời "nóng đến mức nào". Thí nghiệm stress LeTID bổ sung "nó thay đổi theo thời gian như thế nào". Ở 85°C, Voc giảm nhanh trong 10 đến 30 phút đầu, rồi tiệm cận chậm đến một trạng thái gần bão hòa. Ở nhiệt độ thấp hơn, sự suy giảm nhẹ nhàng hơn nhiều. Sau 960 phút Voc giảm xuống khoảng 0,69 V, Jsc giữ trong ±2% suốt quá trình, FF dao động nhẹ, và không có sự phục hồi nào xuất hiện trong cửa sổ thí nghiệm. Vì các phép đo được thực hiện tại nhiệt độ stress sau khi ổn định nhiệt, sự giảm điện áp ban đầu nên được quy cho sự kích hoạt trạng thái khuyết tật nhanh thay vì cân bằng nhiệt tạm thời. Jsc ổn định cho thấy quang sinh và trích xuất ngắn mạch không bị ảnh hưởng, nên tổn thất chủ đạo không phải do giới hạn sinh. Các tác giả cũng lưu ý một hạn chế: không có thí nghiệm đối chứng ủ tối, nên không thể loại trừ hoàn toàn đóng góp của hiệu ứng nhiệt thuần túy.

Xác minh trạng thái tối

Hành vi điện tối và các kênh rò rỉ: (a) đường cong J-V tối, (b) điện trở vi phân, (c) điện trở shunt và nối tiếp được trích xuất, (d) phân tích Arrhenius của độ dẫn shunt cho Ea ≈ 1,10 eV.

I-V tối tiếp cận cùng vấn đề từ ngoài chế độ chiếu sáng. Dòng thuận tăng rõ rệt theo nhiệt độ. Độ dốc ở điện áp thấp cho thấy điện trở shunt giảm rõ ràng, trong khi vùng dòng cao thay đổi ít. Vậy nên diễn biến điện trở do nhiệt độ bị chi phối bởi kích hoạt rò rỉ, không phải suy giảm điện trở nối tiếp. Hệ số lý tưởng giữ ở 1,05 đến 1,25, nghĩa là tái hợp khuếch tán chiếm ưu thế, với đóng góp SRH có thể có ở nhiệt độ cao.

Phân tích Arrhenius của độ dẫn shunt cho kết quả khớp tuyến tính tốt của ln(1/Rsh) theo 1/T (R² = 0,97), với năng lượng kích hoạt 1,10 ± 0,08 eV. Giá trị này tương đương với vùng cấm silicon (khoảng 1,12 eV) và nằm trong dải LeTID được báo cáo từ 0,8 đến 1,2 eV. Năng lượng kích hoạt cỡ vùng cấm thường liên quan đến dẫn điện hỗ trợ bởi khuyết tật mức sâu, nhưng không thể loại trừ đóng góp của nồng độ hạt tải nội tại. Vậy nên nó ủng hộ hành vi rò rỉ được kích hoạt nhiệt mà không xác định được loài khuyết tật cụ thể.

Khung thống nhất và ngoại suy thực địa

Ba nhóm bằng chứng hội tụ thành một khung hiện tượng học: J0(t, T) = J0,intr(T) + A·Ndef(t, T). Trên dòng bão hòa nội tại là một đóng góp khuyết tật được kích hoạt nhiệt, tiến triển theo thời gian và nhiệt độ. Điều này sau đó chuyển thành tổn thất điện áp qua Voc = (nkT/q)·ln(Jsc/(J0 + 1)). Tăng cường tái hợp và kích hoạt rò rỉ chạy song song trong cùng một biểu thức. Hệ số nhiệt độ ở trạng thái ổn định, động học LeTID, và diễn biến rò rỉ tối nhờ đó được gắn kết với nhau. Khung này không xác định danh tính khuyết tật cụ thể.

Ngoại suy cho vận hành ngoài trời: dưới bức xạ cao, nhiệt độ tế bào mô-đun thường ở mức 50 đến 65°C. Sử dụng −1,4 mV/K, 60°C so với 25°C nghĩa là mất khoảng 49 mV điện áp, và LeTID được tăng tốc bởi nhiệt sẽ bổ sung tổn thất phụ thuộc thời gian lên trên mức đó. Các kết luận chỉ áp dụng cho tế bào đã đo. Đối với back-contact TOPCon và HJT back-contact, chúng chỉ là tham chiếu định tính: mức độ suy giảm, năng lượng hoạt hóa và động học tái sinh phụ thuộc vào sơ đồ tiếp xúc thụ động, chất lượng giao diện, phân bố hydro và độ ổn định nhiệt của từng loại, và cần được nghiên cứu so sánh chuyên biệt. Đối với các thiết bị back-contact hiệu suất cao ở khí hậu ấm, độ bền điện áp và sản lượng năng lượng dài hạn cuối cùng dựa trên độ ổn định thụ động mặt sau và quản lý khuyết tật.

Quan điểm của Ooitech

Điều khiến chúng tôi chú ý ở đây là có bao nhiêu phần trong khoản tổn thất 49 mV ngoài trời nằm ở mặt sau, nơi chất lượng thụ động và tiếp xúc quyết định sự thành bại của Voc dài hạn. Trên dây chuyền module, câu chuyện cũng tương tự: cách bạn cắt, nối chuỗi và ép laminate một tế bào IBC quyết định liệu độ ổn định mặt sau đó có tồn tại được đến hiện trường hay không. Với việc đã xây dựng các dây chuyền trọn gói cho các bố trí IBC và HPBC, chúng tôi xem độ bền LeTID là vấn đề về quy trình và vật liệu cũng nhiều như vấn đề về tế bào. Đáng để theo dõi trên kênh YouTube của chúng tôi www.youtube.com/ooitech nếu bạn muốn xem các module tiếp xúc mặt sau thực sự được chế tạo như thế nào.