Wafer silicon mỏng hơn so với tuổi thọ 25-30 năm của tấm pin: Cả hai có thể cùng tồn tại?

Giới thiệu

Wafer năng lượng mặt trời đang ăn kiêng vào năm 2026. Hai năm trước, độ dày chủ đạo vẫn ở mức 150-160μm. Hiện tại, 120-130μm đã trở thành tiêu chuẩn sản xuất hàng loạt cho wafer loại N, và một số nhà sản xuất hàng đầu đã đưa 110μm vào dây chuyền sản xuất của họ.

Vậy tại sao toàn ngành lại chạy đua làm wafer mỏng hơn? Khi wafer ngày càng mỏng, liệu cell có trở nên quá mỏng manh đến mức chỉ cần chạm nhẹ là nứt? Và liệu module ở hạ nguồn có thể vẫn đảm bảo tuổi thọ thiết kế 25 năm, thậm chí 30 năm? Đây là những câu hỏi thực tế mà cả ngành và nhà đầu tư đều quan tâm.

Tại Sao Toàn Ngành Lại Theo Đuổi Wafer Mỏng Hơn

Động lực trực tiếp nhất đằng sau việc làm mỏng wafer là giảm chi phí, tiết kiệm polysilicon quý giá.

Cứ giảm 10μm độ dày wafer, lượng silicon tiêu thụ trên mỗi watt giảm khoảng 7%. Sau khi trừ đi chi phí phi silicon phát sinh thêm trong các bước cắt và chế tạo cell, tổng chi phí cho mỗi wafer giảm khoảng 0,03-0,04 nhân dân tệ. Từ 160μm xuống 130μm tiết kiệm gần một hào cho mỗi wafer. Với công suất lắp đặt toàn cầu hàng năm là 600GW, điều này giúp ngành tiết kiệm hàng chục tỷ nhân dân tệ mỗi năm.

Hiện tại, polysilicon chiếm 9%-14% tổng chi phí module. Trọng lượng của nó thấp hơn nhiều so với thời kỳ giá polysilicon tăng cao, nhưng làm mỏng vẫn là cách hiệu quả nhất để trực tiếp giảm tiêu thụ silicon.

Ngoài tiết kiệm chi phí, wafer mỏng còn mang lại lợi ích về điện. Wafer càng mỏng, đường di chuyển của hạt tải điện quang sinh càng ngắn, do đó tổn thất tái hợp khối giảm và hiệu suất cell tăng nhẹ. Điều này kết hợp tốt hơn với TOPCon và HJT.

Nhưng các công nghệ cell khác nhau chịu đựng việc làm mỏng rất khác nhau. HJT là quy trình nhiệt độ thấp, không có bước pha tạp nhiệt độ cao, vì vậy nó tự nhiên phù hợp với wafer mỏng và có thể giảm xuống 100-110μm. TOPCon phải trải qua bước lắng đọng polysilicon nhiệt độ cao, và wafer quá mỏng dễ bị cong vênh, ảnh hưởng đến năng suất. Đó là lý do tại sao sản xuất hàng loạt TOPCon chủ yếu giữ ở mức an toàn 125-135μm.

Cách kiểm soát chất lượng sau khi mỏng hóa và cách module thực hiện bảo hành

Silicon đơn tinh thể về bản chất là vật liệu bán dẫn giòn. Khi độ dày giảm, khả năng chống uốn và chịu ứng suất của wafer giảm rõ rệt. Tế bào wafer mỏng sẽ không vỡ khi chạm vào, nhưng khả năng xuất hiện vết nứt vi mô tăng lên rõ ràng. Rủi ro trải dài trên toàn bộ chuỗi: cắt lát, sản xuất tế bào, đóng gói module, hậu cần, lắp đặt tại hiện trường và vận hành nhà máy lâu dài.

Trong quá trình cắt wafer và sản xuất tế bào, wafer mỏng dễ bị nén cơ học và sốc nhiệt hơn. Tạo kết cấu, khuếch tán, in và hàn đều có thể để lại vết nứt vi mô không thể nhìn thấy bằng mắt thường. Đặc biệt trên dây chuyền TOPCon, độ cong vênh của wafer trực tiếp gây ra vỡ trong vận chuyển và lỗi căn chỉnh, kéo giảm năng suất toàn dây chuyền.

Ở bước đóng gói module, áp suất và dao động nhiệt độ trong quá trình cán màng tiếp tục khuếch đại ứng suất bên trong wafer và kích hoạt các vết nứt vi mô tự nhiên. Và không phải tất cả khuyết tật đều xuất hiện tại cổng nhà máy. Sau đó, rung lắc khi vận chuyển, va đập tại hiện trường trong quá trình xây dựng, rồi chu kỳ nhiệt độ ngày đêm liên tục khi nhà máy vận hành, tiếp tục tạo ứng suất thông qua giãn nở và co lại vì nhiệt. Các vết nứt vi mô nhỏ dần dần lan rộng. Sau hai hoặc ba năm vận hành, một số vết nứt vi mô trở thành vết nứt ẩn có thể nhìn thấy, phá vỡ đường dẫn dòng điện bên trong tế bào, gây suy giảm công suất bất thường và trong trường hợp cực đoan kích hoạt rủi ro điểm nóng.

Bản thân wafer mỏng không trực tiếp rút ngắn tuổi thọ module. Điều thực sự đe dọa vòng đời 25-30 năm là khuyết tật vết nứt vi mô mà không có kiểm tra nào phát hiện được. Nếu toàn bộ quy trình có thể giữ vết nứt ẩn ở mức rất thấp, module wafer mỏng vẫn có thể đạt mục tiêu tuổi thọ dài. Nhưng nếu quá trình lặp lại quy trình trên toàn chuỗi cung ứng không theo kịp xu hướng mỏng hóa, các khuyết tật chôn vùi ở giai đoạn sản xuất sẽ lộ ra và hỏng trong những năm giữa và cuối vòng đời vận hành nhà máy. Mỏng hóa về cơ bản là một tiêu chuẩn cao hơn đối với toàn bộ chuỗi sản xuất wafer-tế bào-module.

Cắt Wafer: Dây Vonfram Mịn Cắt Giảm Hư Hại Tự Nhiên

Ngành công nghiệp đã áp dụng rộng rãi dây kim cương vonfram có độ bền kéo cao, thay thế dây kim cương thép carbon truyền thống. Các dây chuyền wafer mỏng tiêu chuẩn sử dụng đường kính dây 24μm và nhỏ hơn. Đối với wafer siêu mỏng 110-120μm, dây vonfram siêu mịn 20-22μm thậm chí còn được sử dụng. Dây càng mịn, rãnh cắt càng hẹp, lớp hư hại trên bề mặt wafer càng mỏng và càng ít vết nứt vi mô trên bề mặt. Điều đó cắt giảm vết nứt vi mô tự nhiên mà wafer mang ra khỏi nhà máy ngay tại nguồn.

Sản xuất cell: Tinh chỉnh quy trình, giảm thiểu vết nứt do va đập

Kiểm soát tập trung vào một số bước chính. Các quy trình ướt làm chậm dòng nước và chuyển động của giỏ để giảm va đập và ma sát. Vận chuyển sử dụng cơ chế linh hoạt để giảm lực hút chân không và va đập do chuyển động. Các bước nhiệt độ cao làm chậm tốc độ tăng và giảm nhiệt để hạn chế cong vênh và ứng suất nhiệt. In lụa giảm áp lực của thanh gạt. Thiêu kết tối ưu đường cong vùng nhiệt độ để tránh sốc nhiệt nóng-lạnh. Mỗi bước đều được kết hợp với kiểm tra PL để phát hiện sớm các vết nứt vi mô và tấm wafer cong vênh, giảm nguy cơ vỡ và nứt ẩn.

Sản xuất module: Hàn là then chốt, cán màng cần điều chỉnh

Khi nối chuỗi cell, sử dụng gia nhiệt gradient theo giai đoạn và kiểm soát chặt chẽ sốc nhiệt. Dùng dây hàn mảnh, mềm để phân tán ứng suất tại điểm hàn và giảm áp lực ép điểm lên tấm wafer mỏng. Điều chỉnh lực ép của chốt thiết bị để tránh làm hỏng cell do ép mạnh. Chọn dây hàn mềm có độ cứng thấp để giảm lực kéo giữa dây hàn và biến dạng wafer trong quá trình chu kỳ nhiệt. Sau khi hàn, thêm kiểm tra EL để phát hiện sớm các vết nứt vi mô do hàn, tránh chúng lọt vào công đoạn cán màng.

Ở công đoạn cán màng, bạn có thể thử làm chậm tốc độ hút chân không và tốc độ tăng nhiệt để giảm sốc áp suất, đồng thời tối ưu đường cong vùng nhiệt độ để tránh ứng suất nhiệt bên trong do gia nhiệt và làm mát nhanh.

Tổng kết

Làm mỏng wafer là xu hướng đã được ngành công nghiệp chấp nhận, và không có lý do gì để phản đối hoàn toàn. Trong khi toàn bộ chuỗi cung ứng theo đuổi việc làm mỏng để giảm chi phí và tăng sản lượng, các công đoạn wafer, cell và module phải nâng cấp thiết bị và quy trình cùng nhau, kiểm soát chặt chẽ ứng suất cơ học và nhiệt, ngăn ngừa nứt ẩn và vỡ, đồng thời tăng cường kiểm tra toàn bộ quy trình. Đó là cách bạn duy trì chất lượng và độ tin cậy lâu dài của module trong khi vẫn cắt giảm chi phí.

Quan điểm của Ooitech

Làm mỏng thực chất là bài toán quản lý ứng suất, và nó ảnh hưởng nặng nề nhất ở dây chuyền module, nơi mà lựa chọn thiết bị quyết định liệu những vết nứt vi mô tiềm ẩn có xuất hiện hay không. Về phía chúng tôi, máy hàn chuỗi với hàn gradient phân đoạn và xử lý dây hàn mềm, cùng với kiểm tra EL trước khi cán màng, chính là những rào chắn giúp cell 110-130μm không trở thành sự cố ngoài hiện trường sau 5 năm. Vật lý của wafer mỏng là cố định, nhưng năng suất thắng hay thua phụ thuộc vào cách dây chuyền của bạn xử lý chúng một cách nhẹ nhàng. Nếu bạn muốn xem cách một dây chuyền module MBB thực sự vận hành các bước này, kênh YouTube Ooitech tại www.youtube.com/ooitech đáng để xem.