Lỗ kim trong pin TOPCon: Con đường đáng ngạc nhiên

Câu trả lời nhanh: Nghiên cứu về pin TOPCon đã phát hiện rằng việc cố ý để lại một lượng oxit mỏng được kiểm soát có thể cải thiện khả năng thụ động hóa thay vì làm suy giảm nó, điều này đảo ngược một giả định lâu nay. Nghiên cứu đã đo các lớp oxit trong khoảng 0.2 nm và 0.3 nm so với mẫu tham chiếu ở 1.7 nm, và phát hiện rằng lớp oxit mỏng hơn, được cố ý giữ lại không chỉ đơn thuần làm tăng điện trở. Oxit đường hầm trong pin TOPCon phải đủ mỏng để các hạt tải có thể xuyên hầm qua và đủ dày để thụ động hóa bề mặt, và mục tiêu thông thường nằm ở một hoặc hai nanomet. Kết quả cho thấy rằng ranh giới không sắc nét như người ta giả định, và trạng thái hóa học của giao diện quan trọng không kém gì độ dày. Đối với một dây chuyền sản xuất, điều đó chuyển sự chú ý sang kiểm soát giao diện thay vì chỉ tập trung vào độ dày.

Sản xuất mô-đun PV · bởi Jerry, Ooitech

Tổng quan

Đây là điều làm đảo ngược một giả định lâu nay trong quang điện silicon. Các nhà nghiên cứu phát hiện rằng việc cố ý để lại một số "lỗ kim" nhất định trong lớp SiOx của một TOPCon cell có thể đẩy hiệu suất lên tới 26,55%, thay vì làm giảm nó.

Phát hiện then chốt: các lỗ kim trong oxit đường hầm chia thành hai nhóm. Một là loại tái hợp (thiếu oxy, nơi poly-Si tiếp xúc trực tiếp với c-Si, xấu), loại kia là loại thụ động hóa (oxy dư còn lại, thụ động hóa các liên kết treo trong khi vẫn cho phép xuyên hầm, tốt). Loại thụ động hóa có kích thước mặt cắt ngang khoảng 1,6 ± 0,2 nm × 1,4 ± 0,3 nm, với mật độ diện tích 2 × 10¹² cm⁻². Mô hình Fischer cho thấy điều quyết định hiệu suất thiết bị không phải là hình dạng hình học của lỗ kim, mà là liệu lỗ kim có được thụ động hóa hay không.

Tài liệu tham khảo: Passivating pinholes for large-area and high-efficiency silicon solar cells with tunnel oxide passivated contact, Nat Commun 17, 2490 (2026). https://doi.org/10.1038/s41467-026-70511-2

Bối cảnh nghiên cứu và vấn đề nan giải

TOPCon hiện là dòng chủ đạo cho silicon loại n. Runergy đạt 26,55% trên 335 cm², Jinko xếp chồng TOPCon cộng perovskite lên 33,24%, và n-TOPCon một mặt có giới hạn lý thuyết là 27,79%. Nhưng chưa ai xác định rõ vai trò thực sự của các lỗ kim trong lớp SiOx giao diện đó.

Quan điểm truyền thống: lỗ kim nghĩa là poly-Si đâm thẳng vào c-Si, thụ động hóa oxy thất bại, tin xấu.

Thực tế phức tạp hơn. Oxit quá dày (>1,7 nm) thụ động hóa tốt nhưng xuyên hầm kém, nên FF sụp đổ. Oxit quá mỏng (<1,3 nm) nghĩa là nhiều lỗ kim hơn, và giờ bạn lo về Voc sụp đổ.

Các tác giả chia độ dày oxit cộng phân bố oxy thành ba trường hợp (phần Giới thiệu):

• Trường hợp 1: oxit dày, thụ động hóa ổn, xuyên hầm chưa tối ưu

• Trường hợp 2: oxit mỏng cộng thiếu oxy, tạo ra lỗ kim loại tái hợp ("lỗ kim xấu" kinh điển)

• Trường hợp 3: oxit mỏng nhưng oxy vẫn thấm vào lỗ kim, tạo ra lỗ kim loại thụ động hóa (phát hiện mới ở đây)

Trước đây, độ phân giải HR-TEM không đủ tốt để thấy các đặc điểm dưới 2 nm. Tài liệu báo cáo đường kính lỗ kim từ 5 nm đến 200 nm và mật độ từ 10⁶ đến 10⁸ cm⁻², tất cả đều chỉ là "lỗ lớn". Ăn mòn chọn lọc và c-AFM dựa vào sự khác biệt tốc độ ăn mòn giữa Si và SiOx, nên các vùng có oxy dư đơn giản là không bị ăn mòn mở ra. Các lỗ kim thụ động hóa đương nhiên bị các phương pháp này loại bỏ. Đó là lý do Trường hợp 3 không được nhìn thấy trong thời gian dài.

Cơ chế: Hai loại lỗ kim (Hình 2)

HAADF-STEM hiệu chỉnh quang sai (JEM ARM200F cộng Spectra 300, 200/300 kV) quét giao diện poly-Si/SiOx/c-Si trên một tấm wafer hiệu suất cao (25,40%) và một mẫu đối chứng hiệu suất thấp (24,07%).

Điểm then chốt: các lỗ kim trên wafer hiệu suất cao thực ra nhỏ hơn, và giữ oxy tốt hơn. Tất cả kích thước đều nhỏ hơn một bậc độ lớn so với tài liệu trước đây báo cáo.

Kết quả mô hình tiếp xúc điểm Fischer (Hình 3d trong bài gốc):

• Phần diện tích lỗ kim f = πr²/P², nhưng J₀ không nhạy với f. Điều thực sự chi phối là vận tốc tái hợp bề mặt S tại lỗ kim.

• Khoảng f ≈ 0,1, một khi S ≳ 10³ cm/s, J₀ tăng dốc, và nó bão hòa trên S > 10⁵ cm/s.

• Ý nghĩa: chìa khóa cho hiệu suất cao không phải là "không có lỗ kim", mà là "lỗ kim được thụ động hóa". Đây là điểm nổi bật lớn nhất của toàn bộ bài báo.

Về mật độ, đây là một chút cách mạng. Thống kê từ cắt lớp trực giao X-Y trên 40 wafer (hiệu suất cao cộng thấp) cho ra 2 × 10¹² cm⁻² đối với lỗ kim thụ động hóa và 3 × 10¹² cm⁻² đối với lỗ kim tái hợp, cao hơn 4 đến 6 bậc độ lớn so với giá trị tài liệu.

Ba lý do cộng lại: thứ nhất, khái niệm đã thay đổi, nên các khuyết tật nano thụ động hóa trước đây bị loại bỏ nay trở nên hữu hình; thứ hai, các mẫu là wafer được tối ưu hóa công nghiệp trên 25%, không phải cấu trúc thử nghiệm; thứ ba, phương pháp là HAADF cấp độ nguyên tử, và các cách tiếp cận gián tiếp đơn giản là không thể thấy vùng chứa oxy dưới 2 nm. Để đề phòng chồng lấp dọc theo hướng chùm tia từ các mẫu TEM dày 50 đến 150 nm, các tác giả đã hỗ trợ bằng chụp ảnh pha 4D-STEM dọc theo hướng độ dày, xác nhận thống kê mật độ không bị méo bởi chồng lấp chiếu.

Điểm triển khai quy trình: Oxy hóa hai bước cộng đánh bóng mặt sau cộng bộ ba poly

Các biến từ phần Phương pháp gốc cộng SI (Bảng bổ sung 1):

• Oxy hóa hai bước: đầu tiên oxy hóa O₂ thành SiO₂ mỏng, sau đó một bước thiếu oxy (không cấp oxy vào). Loại thụ động hóa cần thời gian dòng oxy lâu hơn, nhiệt độ cao hơn, lưu lượng lớn hơn, và áp suất cao hơn, điều này có lợi cho oxit đồng nhất, đặc.

• Khuếch tán POCl₃: nhiệt độ lắng đọng thấp hơn cộng thời gian ngắn hơn cải thiện kết tinh poly và ngăn chặn lỗ kim loại tái hợp.

• Hình thái đánh bóng mặt sau nằm trước tính đồng nhất độ dày oxit. Cả ba phải được điều chỉnh cùng nhau để sản xuất ổn định Trường hợp 3.

So sánh hiệu suất (Dữ liệu cứng Hình 4)

Mẫu poly-Si/SiOx đối xứng hai mặt (n-Si 1–3 Ω·cm, đánh bóng hai mặt):

• τeff: 8,9 ms hiệu suất cao so với 2,96 ms đối chứng (tiêm 5×10¹⁵ cm⁻³)

• J₀: 2,6 so với 10,6 fA/cm²

• ΔVoc đo được ở 15,9 mV, nhưng chỉ riêng chênh lệch J₀ chỉ giải thích được ~11 mV. Khoảng ~5 mV còn lại được các tác giả quy cho thời gian sống SRH khối được cải thiện. Quá trình ủ tối ưu hóa, trong khi tạo ra các lỗ kim thụ động hóa, cũng hút tạp chất kim loại (trích dẫn công trình POLO 25% của Krügener). Việc khắc phục đồng thời cả giao diện và khối chính là công thức để vượt qua 25%.

Đối với FF, sự khác biệt chủ yếu đến từ Rs:

• Rs: 357 (hiệu suất cao) so với 619 mΩ·cm² (đối chứng), đo bằng Suns-Voc

• ρc (TLM): 4,6 so với 5,4 mΩ·cm²

Điểm phản trực giác: theo logic "lỗ kim dày đặc hơn làm giảm ρc", nhiều lỗ kim thụ động hóa hơn trên tấm wafer hiệu suất cao lẽ ra phải có nghĩa là ρc thấp hơn, và thực tế đúng là 4,6 < 5,4. Nhưng các tác giả thêm một nút thắt. Gần các lỗ kim loại tái tổ hợp, phốt pho khuếch tán vào wafer, trong khi các loại thụ động hóa bị chặn bởi oxy (phân tích profile pha tạp EDS trong Hình bổ sung 10). Vậy nên profile pha tạp và điện trở tiếp xúc tuân theo hai logic riêng biệt, và bạn không thể giải thích chúng chỉ bằng mật độ lỗ kim.

PL đồng đều trên toàn bộ tấm wafer, và bản đồ Corescan về phân bố Voc cũng giữ được độ đồng đều trên diện tích lớn.

Một câu cho ngành công nghiệp

Bài báo này đẩy giao diện TOPCon từ một câu chuyện nhị phân "oxit nguyên vẹn so với rò rỉ qua lỗ kim" sang một câu chuyện tam phân: "lỗ kim cũng có thể tốt, miễn là oxy vẫn còn đó". Điều ngành công nghiệp cần làm tiếp theo không phải là ám ảnh về việc không có lỗ kim, mà là tinh chỉnh chuỗi từ đánh bóng mặt sau đến oxy hóa đến lắng đọng poly sao cho các lỗ kim mang theo oxy. Tấm wafer của Daheng đạt 25,40% trên 333,3 cm² đã chứng minh con đường này khả thi.

Quan điểm của Ooitech

Điều khiến chúng tôi chú ý ở đây là việc này phụ thuộc bao nhiêu vào chuỗi quy trình, chứ không chỉ thiết kế pin. Việc oxy hóa hai bước, tinh chỉnh POCl₃, và đánh bóng mặt sau đều phải di chuyển cùng nhau chính là kiểu ghép nối thường bị mất đi khi một dây chuyền được lắp ráp chắp vá. Ở phía module, chúng tôi thấy cùng một kiểu mẫu, nơi dung sai cán màng và nối chuỗi âm thầm quyết định liệu một pin tốt có giữ được Voc hay không. Nếu bạn muốn xem gần hơn cách các quy trình nhạy cảm với giao diện này chuyển dịch vào một sàn sản xuất thực tế, các video tham quan nhà máy của chúng tôi trên YouTube (www.youtube.com/ooitech) rất đáng để đăng ký theo dõi.