Tại sao pin mặt trời BC dễ bị cong và biến dạng hơn
Mục lục
Câu trả lời nhanh: Pin mặt tiếp xúc sau dễ bị võng và cong vênh hơn so với pin mặt tiếp xúc trước vì cả hai tiếp xúc cực tính đều nằm ở mặt sau, do đó khối lượng kim loại hóa mặt sau và ứng suất mà nó gây ra không cân bằng so với mặt trước. Khi pin nguội đi sau khi nung, kim loại mặt sau co lại so với mặt trước không được kim loại hóa, và kết quả là độ cong có thể đo được bằng phần nhỏ của milimét trên pin 182 mm hoặc 105 mm. Nhiệt độ xử lý liên quan — khoảng 110 °C trong các bước sau so với nhiệt độ tham chiếu môi trường gần 22 °C — quyết định mức độ co giãn chênh lệch tích tụ. Độ võng quan trọng vì pin bị cong vênh không nằm phẳng trên máy xâu chuỗi hoặc trong tấm laminate, gây ra lỗi định vị, độ dày chất đóng gói không đồng đều sau khi ép laminate và trong trường hợp xấu nhất là các vết nứt vi mô tại mối nối.
Sản xuất mô-đun PV · bởi Jerry, Ooitech
Cong vênh và biến dạng pin mặt trời BC
Trong cuộc cạnh tranh gay gắt giữa các hướng công nghệ quang điện, pin mặt trời BC, hay tiếp xúc mặt sau, nổi bật nhờ thiết kế hiệu quả và sạch sẽ về mặt thị giác. Không có đường lưới kim loại trên bề mặt trước, pin BC đã trở thành một trong những hướng công nghệ được ngành theo dõi sát sao nhất.
Tuy nhiên, đằng sau vẻ ngoài sạch sẽ đó là một vấn đề sản xuất khó khăn: pin BC vốn dĩ dễ bị cong vênh và biến dạng hơn.
Như các chuyên gia trong ngành đã chỉ ra, tất cả các điện cực đều nằm ở mặt sau, do đó cell vốn dĩ dễ bị biến dạng. Trong quá trình lắp ráp module, ngày càng nhiều vật liệu được thêm liên tục vào mặt sau, bao gồm keo dính cách điện, dải hàns, và kem hàn. Khi các lớp này tích tụ, vấn đề cong vênh có thể ngày càng trở nên nghiêm trọng.
Vậy, tại sao pin BC lại dễ bị cong vênh và biến dạng hơn so với pin mặt trời thông thường?
1. Cấu trúc không đối xứng tạo ra rủi ro biến dạng cố hữu
Đặc điểm nổi bật nhất của pin BC là cả điện cực dương và âm đều được đặt trên bề mặt sau. Không có đường lưới kim loại trên mặt trước. Thiết kế này cải thiện khả năng hấp thụ ánh sáng, nhưng cũng tạo ra một điểm yếu cấu trúc cố hữu.
Nghiên cứu chỉ ra rằng Cell BC cho thấy độ cong vênh lớn hơn đáng kể so với TOPCon cell có các điện cực phân bố trên cả mặt trước và mặt sau. Dưới các cấu trúc mặt sau tương tự, các đường lưới mặt trước có thể bù đắp một phần biến dạng do co ngót ở mặt sau.
Pin BC không có các đường lưới mặt trước này. Sự mất cân bằng ứng suất giữa bề mặt trước và sau khiến biến dạng hình trụ dễ xảy ra hơn trong quá trình sản xuất và sử dụng.
Sự không đối xứng cấu trúc này về cơ bản là kết quả của ứng suất không đồng đều. Nó tương tự như cách hoa hướng dương uốn cong về phía ánh sáng mặt trời do tốc độ sinh trưởng khác nhau ở mặt bị che và mặt được chiếu sáng. Trong pin BC, ứng suất co ngót do nhiều lớp mặt sau tạo ra lớn hơn nhiều so với ứng suất ở mặt trước, tự nhiên khiến tấm wafer bị uốn cong.
2. Sự không khớp giãn nở nhiệt giữa các vật liệu mặt sau
Một số lớp chức năng phải được phủ lên mặt sau của pin BC. Ngoài các điện cực kim loại thông thường, chúng có thể bao gồm vật liệu cách điện, kem hàn và dải hàn. Sự khác biệt về hệ số giãn nở nhiệt giữa các vật liệu này là nguyên nhân chính gây biến dạng.
Sự khác biệt giãn nở giữa kim loại và silicon đặc biệt đáng kể. Bạc có hệ số giãn nở nhiệt xấp xỉ bảy lần so với silicon. Trong quá trình sản xuất pin, sự khác biệt này có thể tạo ra ứng suất nhiệt đáng kể giữa lớp kim loại hóa bạc và đế silicon. Biến dạng có thể trở nên nghiêm trọng hơn sau khi kem hàn được in.
Vật liệu cách điện cũng đóng vai trò quan trọng. Cần cách điện để tách điện cực dương và âm trên bề mặt sau, nhưng hệ số giãn nở nhiệt của vật liệu cách điện khác với tấm wafer silicon. Nếu diện tích tiếp xúc giữa lớp cách điện và pin quá lớn, tiêu thụ vật liệu tăng và ứng suất do không khớp giãn nở nhiệt cũng tăng. Điều này có thể làm tăng biến dạng pin và dẫn đến các rủi ro quy trình như vỡ pin và pin dính hoặc chồng lên nhau trong quá trình xử lý.
3. Hàn một mặt tạo ra ứng suất cơ học không cân bằng
Module BC thường sử dụng hàn một mặt, với tất cả dải hàn tập trung trên bề mặt sau. Điều này về cơ bản khác với hàn hai mặt thông thường.
Ví dụ, khi 21 dải hàn được gắn vào pin 182 mm × 105 mm, biến dạng đáng kể xảy ra khi nhiệt độ giảm từ 110°C xuống 22°C. Điều này xảy ra bất kể độ dày pin là 0,13 mm, 0,15 mm hay 0,18 mm.
Biến dạng chủ yếu đến từ ứng suất nhiệt không đồng đều được tạo ra trong quá trình hàn. Đây là một vấn đề cấu trúc cố hữu liên quan đến kết nối một mặt được sử dụng cho pin BC.
Điều đáng lo ngại hơn là tăng độ dày pin không giải quyết vấn đề một cách hiệu quả. Kết quả mô phỏng cho thấy hàn một mặt có thể tạo ra biến dạng lên tới 4,9 mm. Ngay cả khi độ dày pin được tăng lên 0,18 mm, biến dạng chỉ giảm khoảng 18%. Trong cùng điều kiện, biến dạng tối đa do hàn hai mặt chỉ là 0,07 mm.
| Điều kiện hàn | Điều kiện pin hoặc quy trình | Hành vi biến dạng được báo cáo |
|---|---|---|
| Hàn một mặt | Pin 182 mm × 105 mm với 21 dải hàn | Biến dạng đáng kể trong quá trình làm nguội từ 110°C xuống 22°C |
| Hàn một mặt | Độ dày pin 0,13 mm, 0,15 mm hoặc 0,18 mm | Biến dạng vẫn đáng kể ở cả ba độ dày |
| Hàn một mặt | Kết quả mô phỏng | Biến dạng có thể đạt 4,9 mm |
| Hàn một mặt | Độ dày tăng lên 0,18 mm | Biến dạng chỉ giảm khoảng 18% |
| Hàn hai mặt | Cùng điều kiện so sánh | Biến dạng tối đa xấp xỉ 0,07 mm |
Điều này có nghĩa là để đạt được mức biến dạng của hàn hai mặt chỉ bằng cách làm dày tấm wafer sẽ cần độ dày vượt xa 0,18 mm. Điều đó sẽ làm tăng đáng kể tiêu thụ silicon và chi phí vật liệu.
Vấn đề cũng có thể tiếp diễn trong quá trình ép laminate. Độ cong vênh không đối xứng do hàn một mặt có thể nén chất đóng gói xung quanh các cạnh cell và khu vực trung tâm. Chất đóng gói có thể trở nên mỏng hơn hoặc thậm chí bị thủng, tạo ra các điểm tập trung ứng suất cục bộ đe dọa tính toàn vẹn cấu trúc và độ tin cậy lâu dài của module.
4. Pin mỏng hơn và lớn hơn làm trầm trọng thêm vấn đề
Ngành quang điện tiếp tục theo đuổi các tấm wafer mỏng hơn để giảm chi phí silicon và định dạng pin lớn hơn để tăng công suất module. Cả hai xu hướng này đều có thể làm biến dạng pin BC nghiêm trọng hơn. Nghiên cứu cho thấy rằng giảm độ dày tế bào và tăng kích thước tế bào đều làm tăng đáng kể biến dạng.
Đối với tế bào 210 mm × 210 mm, giảm độ dày từ 150 μm xuống 70 μm làm tăng độ cong vênh được báo cáo từ 1,69 mm lên 8,25 mm, tăng gần gấp năm lần.
| Kích thước cell | Độ dày tế bào | Độ cong vênh được báo cáo |
|---|---|---|
| 210 mm × 210 mm | 150 μm | 1,69 mm |
| 210 mm × 210 mm | 70 μm | 8,25 mm |
Những số liệu này cho thấy rõ thách thức do việc làm mỏng wafer tạo ra. Đối với một ngành công nghiệp đang theo đuổi cả hiệu suất cao hơn và chi phí thấp hơn, việc kiểm soát độ cong vênh trong khi giảm độ dày silicon đã trở thành một rào cản kỹ thuật phải được giải quyết.
6. Các chiến lược giảm thiểu của ngành và triển vọng
Ngành công nghiệp đã và đang khám phá một số cách để quản lý độ cong vênh của tế bào BC. Các phương pháp phổ biến bao gồm:
Thiết kế mô-đun nửa tế bào: Kích thước tế bào nhỏ hơn có thể làm giảm chiều cao uốn cong tuyệt đối.
Vật liệu và chiều rộng đường lưới được tối ưu hóa: Điều chỉnh cấu trúc kim loại hóa có thể giúp quản lý ứng suất mặt sau.
Hàn nhiệt độ thấp: Nhiệt độ quy trình thấp hơn có thể làm giảm ứng suất nhiệt trong quá trình kết nối.
Ép nóng keo dẫn điện: Điều này cung cấp một giải pháp thay thế cho các quy trình hàn nhiệt độ cao thông thường.
Cơ chế hiệu chỉnh khối áp lực cong: Các cấu trúc hiệu chỉnh đặc biệt có thể được tích hợp vào thiết bị tabber và stringer để kiểm soát hình dạng tế bào trong quá trình xử lý.
Kết nối dải hàn nhiệt độ thấp
Tài liệu tham khảo
Dong Peng, Nghiên cứu về quy trình tế bào năng lượng mặt trời tiếp xúc mặt sau loại N hiệu suất cao
MeCan Solar, Hành vi cong vênh và tối ưu hóa cấu trúc đường lưới của tế bào BC mỏng khổ lớn
Solar and Energy Storage Review, Vẻ ngoài hấp dẫn của hàn một mặt không thể che giấu độ cong vênh và các rủi ro liên quan
Quan điểm của Ooitech
Kiểm soát độ cong vênh phải được coi là một vấn đề quy trình mô-đun hoàn chỉnh, không chỉ là vấn đề độ dày tế bào. Nhiệt độ hàn, bố trí dải, kiểm soát áp lực, xử lý và ép laminate phải được điều chỉnh cùng nhau, đặc biệt khi sử dụng tế bào BC mỏng và khổ lớn. Một biến dạng nhỏ không được kiểm soát ở giai đoạn kết nối có thể trở thành vấn đề về năng suất hoặc độ tin cậy sau này trong dây chuyền sản xuất.
